[发明专利]嵌入元件式印刷电路板的制造方法

说明书

相关申请交叉参考

本申请要求于2006年8月30日向韩国知识产权局提交的韩国专利申请第10-2006-0083059号的权益，其公开内容整体结合于此作为参考。

技术领域

本发明涉及一种印刷电路板，具体地说，涉及一种嵌入元件式印刷电路板。

背景技术

随着二十一世纪对于高科技信息和通信的社会需求，电子和电气技术朝着更大的存储容量、更快速的信息处理和传输、以及更加方便的信息通信网络方向迅速发展。

特别地，在信息传输速度有限的条件下，提出一种通过在增加可靠性的同时以尽可能小的元件来产生新的功能性的方法，作为满足这种需求的途径。

在需要高密度薄安装板例如普通BGA(球栅阵列)板且特别是CSP(芯片级封装)的领域中，为了应对高性能和高密度的趋势而使用倒装芯片安装。在这种情况下，虽然在半导体制造工业中可以将凸块排列转化为面阵型，但是由于凸块处理(例如焊接等)的成本而产生的很重的负担。因此，利用凸点的安装方法被广泛使用，封装公司使用该方法能够通过利用现有的引线接合设备来执行凸块处理。为了安装电子元件，已经提出了利用这种凸点安装元件之后嵌入元件的方法以及焊接之后嵌入元件的方法，并且所述方法处于积极的研究以及开发中，虽然占很小的比例，但在一些情况下生产仍在进行。

在关于这种用于嵌入的板的研究工作中，各种技术共有的关键问题是：由于开发的目的是为了芯片级封装，因此需要使用于嵌入的板的厚度最小化的工艺，该工艺确保可靠性并且成本低廉。

发明内容

本发明的一方面提供一种确保可靠性并使用廉价工艺的嵌入倒装芯片的方法，在该方法中，除了减少嵌入板的厚度的方案之外，还采用了从根本上减少板的厚度的技术。

要求保护的发明的一个方面是提供一种嵌入元件式印刷电路板的制造方法，该方法包括：将元件安装在其上形成有图案的第一铜箔上，使得元件与图案电连接；将具有形成在与元件相对应位置中的空腔的绝缘层堆叠在其上形成有至少一个导电突起的第二铜箔上；将第一铜箔与第二铜箔堆叠在一起，使得元件嵌入到空腔中，并且使得第一铜箔与第二铜箔通过导电突起电连接；以及去除第一铜箔和第二铜箔的部分，以形成电路图案。

元件可以是倒装芯片，并且安装元件的步骤可以包括：用感光膜涂敷第一铜箔；去除部分感光膜；通过镀敷而在第一铜箔上形成图案；以及将倒装芯片安装在第一铜箔上，使得图案与倒装芯片电连接。

去除部分感光膜的步骤可包括：将感光膜堆叠在第二铜箔上；去除部分感光膜；以及去除第一铜箔和第二铜箔的暴露(曝光)部分，以形成电路图案。

导电凸起可以是末端尖锐的导电焊膏(paste)凸块，其可以有利于堆叠过程期间第一铜箔与第二铜箔的电连接。除了末端尖锐的导电焊膏凸块之外，也可以使用金属钉作为导电突起，在这种情况下，将第一铜箔和第二铜箔堆叠在一起的步骤可还包括在金属钉与第一铜箔之间放置导电材料。

本发明的其他方面和优点将在下面的说明中部分地阐述，并且可以部分地从说明中变得明显，或可以通过本发明的实践而获知。

附图说明

图1是示出根据本发明第一公开实施例的制造嵌入元件式印刷电路板的流程图，

图2a是示出根据本发明第一公开实施例的制造嵌入元件式印刷电路板的工艺图，

图2b是示出根据本发明第一公开实施例在第一铜箔上形成图案的方法的工艺图，

图3是示出根据本发明第二公开实施例的制造嵌入元件式印刷电路板的工艺图，

图4是示出根据本发明第三公开实施例的制造嵌入元件式印刷电路板的工艺图，

图5是示出根据本发明第四公开实施例的制造嵌入元件式印刷电路板的工艺图。

具体实施方式

下面将参照附图，更加详细地描述根据本发明某些实施例的嵌入元件式印刷电路板，在参照附图的描述中，不管图号为多少，相同或相对应的元件由相同的参考标号表示，且不再赘述。

图1是示出根据本发明第一公开实施例的制造嵌入元件式印刷电路板的流程图，图2a是示出根据本发明第一公开实施例的制造嵌入元件式印刷电路板的工艺图。图2a中示出第一铜箔21、图案22、元件23、凸点24、第二铜箔25、绝缘层26、导电突起27、空腔28、电路图案29、以及芯板100。