[发明专利]印刷掺杂层

说明书

技术领域

本发明涉及金氧半导体(metal-oxide semiconductor，MOS)或薄膜集成电路，源极/汲极区域通过印刷一掺杂的介电膜至一半导体膜上，并从该掺杂的介电膜扩散一掺杂物进入该半导体膜中而制造在薄膜集成电路上。

背景技术

典型地，在互补式MOS或薄膜集成电路中的掺杂的膜使用两个屏蔽步骤、两个离子布植步骤以及相关电浆光阻灰化/湿式去除步骤。以相对不昂贵且省时的制程技术取代屏蔽步骤与相关制程步骤是有利的。

发明内容

本发明关于在不同的基板上制造薄膜装置(例如，晶体管、电容器、电极等)以及电路的方法，基板包含玻璃(例如，石英)板材、晶圆、塑料及/或金属薄片或厚片、硅晶圆等，但不限于此，上述所有基板皆可能带有一或多个额外的(例如，缓冲、机械支撑等)层。应用包含显示器(例如，平面面板、电浆、液晶、有机或无机LED等)、RF装置、感应器、光电压组件等。

本发明的目的是提供一种用以制造一MOS晶体管的方法，其包含下列步骤：在一介电功能性基板上形成多个半导体岛；在这些半导体岛的一第一子集上或上方印刷一第一介电层，并且(选择地)在这些半导体岛的一第二子集上或上方印刷一第二介电层，该第一介电层包含一第一掺杂物并且(选择的)该第二介电层包含一与该第一掺杂物不同的第二掺杂物；以及充分地对这些介电层、这些半导体岛以及该基板进行退火处理，以将该第一掺杂物扩散进入这些半导体岛的该第一子集中，并且，当有该第二掺杂物时，将该第二掺杂物扩散进入这些半导体岛的该第二子集中。在一较佳实施例中，每一半导体岛皆包含一IVA族元素。

本发明的另一目的是提供一种用以制造一MOS晶体管的方法，其包含下列步骤：在一基板上或上方形成多个晶体管闸极。在这些晶体管闸极的一第一子集上或上方印刷一第一介电层，并且(选择地)在这些晶体管闸极的一第二子集上或上方印刷一第二介电层，该第一介电层包含一第一掺杂物，并且(选择的)该第二介电层包含一与该第一掺杂物不同的第二掺杂物；在该第一介电层与该第二介电层中形成多个接触孔洞，并且暴露每一晶体管闸极的一上表面；以及充分地蚀刻该第一介电层与该第二介电层，以扩大这些接触孔洞。

本发明的再一目的是提供一种电子装置，其包含：一基板；多个第一半导体岛，这些第一半导体岛位于该基板上，这些第一半导体岛包含一可扩散的第一掺杂物；多个第二半导体岛，这些第二半导体岛位于该基板上，这些第二半导体岛包含一与该可扩散的第一掺杂物不同的可扩散的第二掺杂物；多个第一介电膜，这些第一介电膜位于这些半导体岛的一第一子集上，这些第一介电膜包含该可扩散的第一掺杂物；多个第二介电膜，这些第二介电膜位于这些半导体岛的一第二子集上，这些第二介电膜包含该可扩散的第二掺杂物；以及一导电层(例如：金属)，该导电层与该第一半导体岛以及该第二半导体岛电性接触。

本发明可使一全印刷的薄膜晶体管带有一可处于高温下的闸极。在一较佳实施例中，此方法如同活化层或门极层般让使用一印刷硅油墨(或″印刷前驱物″)产生杠杆作用。硅、金属硅化物及/或耐火金属允许使用自对准结构，自对准结构可禁得起一般用于扩散与活化掺杂物的相对较高的制程温度。另外，多晶硅能(a)为较佳临界电压调整降低工作功能，以及(b)为保留记忆，还原闸极边缘以降低漏电流。这两个特征或两者任一皆可依照装置的需求而使用。

本发明以相对不昂贵且高生产印刷能力的n型与p型掺杂来源膜取代相对昂贵且费时的屏蔽步骤。选择地，掺杂介电膜可置于一层间介电层(interlayer dielectric)的适当位置，该层间介电层进一步排除额外介电去除/设置/样板步骤。

附图说明

为了让本发明的上述和其它目的、特征和优点能更明显易懂，下面将结合附图对本发明的较佳实施例详细说明：

图1至图7是现有CMOS装置的一较佳实施例的剖面图，CMOS装置在一闸介电层被覆的硅岛上方具有一印刷的闸极，并且在分离式MOS装置上或上方的第一印刷掺杂介电层与第二印刷掺杂介电层在不同阶段的流程图中。

图8是一闸极数组结构的一较佳实施例的由上而下的视图，该闸极数组结构包含多个现有的印刷MOS装置。

具体实施方式