[发明专利]达成数字讯号解压缩功能的精简讯号处理器与方法

权利要求书

1.一种达成数字讯号解压缩功能的精简讯号处理器，其特征在 于，包含：

至少一个乘加器，用以接收两输入数字并进行乘加运算；以及

至少一个算术逻辑单元，用以接收该乘加器的输出，并产生算术 逻辑结果；

其中，该乘加器中包含一乘法器电路，该乘法器电路的乘算位数 能力低于该两输入数字的位数。

2.如权利要求1所述的达成数字讯号解压缩功能的精简讯号处理 器，其中，该两输入数字的位数分别为X1、X2，该乘法器的乘算位数 能力为Y1*Y2，其中Y1为X1的因子，包含X1本身但不包含1，Y2 为X2的因子，包含X2本身但不包含1，且其中Y1≠X1或Y2≠X2。

3.如权利要求2所述的达成数字讯号解压缩功能的精简讯号处理 器，其中，X1＝p*Y1，X2＝q*Y2，且对于该两输入数字，该乘加器中 的乘法器进行的乘算总次数选择性地少于p*q。

4.如权利要求1所述的达成数字讯号解压缩功能的精简讯号处理 器，其中，包含至少两个乘加器和一个算术逻辑单元。

5.如权利要求1所述的达成数字讯号解压缩功能的精简讯号处理 器，其中，该乘加器包含：

一第一拴锁电路，用以接收该两输入数字并予以暂存；

多任务器电路，用以选择该第一拴锁电路的输出；

所述的乘法器电路，将多任务器电路的输出予以相乘；以及

一加法器电路，将乘法器电路的相乘结果予以累加。

6.如权利要求5所述的达成数字讯号解压缩功能的精简讯号处理 器，其中，该乘法器电路的相乘结果输入一第二拴锁电路，并在该第 二拴锁电路中将相乘结果赋予正负号。

7.如权利要求5所述的达成数字讯号解压缩功能的精简讯号处理 器，其中，该乘法器电路的相乘结果输入一第二拴锁电路，并在该第 二拴锁电路中将相乘结果赋予正确的位阶。

8.如权利要求2所述的达成数字讯号解压缩功能的精简讯号处理 器，其中，该算术逻辑单元的位数低于X1+X2。

9.如权利要求1所述的达成数字讯号解压缩功能的精简讯号处理 器，其中，该精简讯号处理器与一输入/输出接口电路和一内存整合 成一个集成电路芯片。

10.一种数字讯号解压缩方法，其特征在于，包含步骤：

接收压缩数字讯号，该压缩数字讯号于解压缩时，需进行两数字 的乘算，其中第一数字的位数为X1、第二数字的位数为X2；

提供一处理电路，以接收该两数字；

将该第一数字拆解为p个Y1位数字，其中Y1为X1的因子，包 含X1本身但不包含1；

将该第二数字拆解为q个Y2位数字，其中Y2为X2的因子，包 含X2本身但不包含1，且其中Y1≠X1或Y2≠X2；

至少将该p个Y1位数字的一部分，与该q个Y2位数字的一部分， 进行交叉互乘；以及

将该交叉互乘的结果予以加总。

11.如权利要求10所述的方法，其中，更包含：以同样步骤进行 另一组两数字的乘算，并将该乘算结果与该第一数字和该第二数字的 乘算结果加总。

12.如权利要求10所述的方法，其中，该p个Y1位数字的一部 分，与该q个Y2位数字的一部分，进行交叉互乘的次数少于p*q。

13.如权利要求10所述的方法，其中，在交叉互乘的结果加总前， 给予互乘结果正负符号，或在交叉互乘的结果加总后，给予加总结果 正负符号。

14.如权利要求10所述的方法，其中，更包含：得到一加总结果 后，仅保留该加总结果中较具意义的位数。

15.如权利要求14所述的方法，其中，该较具意义的位数，自最 具意义位算起的第一个1开始。