[发明专利]模制重配置晶片、使用其的叠置封装及该封装的制造方法

权利要求书

1.一种模制的重配置晶片，包括：

模制部，形成以包围半导体芯片的侧面与下表面，各该半导体芯片具有在其上表面上的多个接合焊垫，从而该半导体芯片和该接合焊垫的上表面全部被暴露；

多个贯通电极，贯穿模制部的上面和模制部的相对上面的下面，邻近于该半导体芯片的接合焊垫；及

多条重分布线，形成以互连各该贯通电极与暴露的邻近的接合焊垫，该重分布线直接设置于该模制部的上表面和该半导体芯片的上表面，

其中所述模制部中的各该贯通电极形成以具有比模制部中的各该半导体芯片的下表面更深的底部深度。

2.如权利要求1的模制的重配置晶片，其中所述贯通电极与重分布线一体成形。

3.一种包括至少两个叠置封装单元的叠置封装体，每一封装单元包括：

半导体芯片，各具有上和下表面，使接合焊垫形成于各该半导体芯片的上表面，从而该半导体芯片和该接合焊垫的上表面全部被暴露；

模制部，形成以包围各该半导体芯片的侧面；

多个贯通电极，贯穿模制部的上面和模制部的相对上面的下面，邻近于各该半导体芯片的接合焊垫；及

重分布线，形成以相互连接所述贯通电极与邻近的接合焊垫，该重分布线直接设置于该模制部的上表面和该半导体芯片的上表面，

其中该模制部的上表面和该半导体芯片的上表面设置在相同的高度，使得该模制部的上表面和该半导体芯片的上表面彼此连接。

4.如权利要求3的叠置封装体，其中所述模制部中的各该贯通电极下表面从该封装单元的下表面突出。

5.如权利要求3的叠置封装体，其中所述贯通电极与重分布线一体成形。

6.如权利要求3的叠置封装体，其中所述半导体芯片至少一个尺寸不同。

7.如权利要求6的叠置封装体，其中无论在其中封装的半导体芯片尺寸不同，至少两个叠置封装单元尺寸相同。

8.一种叠置封装体，包括：

基板；

至少两个叠置封装单元，装设在所述基板的上表面；

形成于最上层封装单元的上表面上的盖层，及

外部连接端子，装设于该基板的下表面，

每一封装单元包括：

半导体芯片，各具有上和下表面，使接合焊垫形成于各该半导体芯片的上表面，从而该半导体芯片和该接合焊垫的上表面全部被暴露；

模制部，形成以包围各该半导体芯片的侧面；

多个贯通电极，贯穿模制部的上面和模制部的相对上面的下面，邻近于各该半导体芯片的接合焊垫；及

重分布线，形成以相互连接所述贯通电极与邻近的接合焊垫，该重分布线直接设置于该模制部的上表面和该半导体芯片的上表面，

其中该模制部的上表面和该半导体芯片的上表面设置在相同的高度，使得该模制部的上表面和该半导体芯片的上表面彼此连接。

9.如权利要求8的叠置封装体，还包括：

夹于这些叠置封装间及最下层封装单元与该基板之间的填充材料。

10.如权利要求8的叠置封装体，还包括：

密封剂，用以填充于这些叠置封装单元间及最下层封装单元与该基板间而覆盖包括最上层封装单元的上表面的该基板的上表面。

11.如权利要求8的叠置封装体，其中所述叠置封装单元以面朝下的方式叠置于该基板上。

12.如权利要求11的叠置封装体，还包括：

半导体芯片，叠置于该最上层的封装单元，而该叠置的半导体芯片不具有贯通电极与重分布线。

13.如权利要求12的叠置封装体，其中所述不具贯通电极及重分布线的该半导体芯片的接合焊垫被再对准以相对应于该最上层封装单元的贯通电极。