[发明专利]晶体管、存储单元阵列以及制造晶体管的方法

权利要求书

1.一种包括晶体管的集成电路，所述晶体管包括：

第一源极/漏极区域和第二源极/漏极区域，所述第一源极/漏极区域和第二源极/漏极区域形成在半导体衬底中并且相对于衬底的顶表面延伸至深度d1；

沟道区域，所述沟道区域连接所述第一和第二源极/漏极区域；以及

栅电极，所述栅电极设置在限定于所述第一与第二源极/漏极区域之间的顶表面中的栅极槽中；其中

所述栅电极的顶表面位于所述顶表面与所述深度d1之间。

2.根据权利要求1所述的集成电路，其中，所述沟道区域包括鳍状部分，所述鳍状部分在垂直于第一方向的横截面中包括具有一个顶侧面和两个横侧面的脊，所述第一方向通过第一与第二源极/漏极区域之间延伸的线限定，其中所述栅电极在顶侧面和两横侧面处围绕所述脊。

3.根据权利要求1所述的集成电路，还包括隔离物，所述隔离物包括电介质材料，其中所述隔离物邻近于所述栅极槽的侧壁设置并位于所述栅电极与所述半导体衬底之间，并且所述隔离物的底侧面位于不大于d1的深度处。

4.根据权利要求1所述的集成电路，还包括

两个隔离物结构，所述隔离物结构包括电介质材料并被设置在所述栅极槽的相对侧壁上，其中

所述隔离物结构的底部边缘设置为其距所述衬底的顶表面的距离小于所述栅极槽的底部距所述衬底的顶表面的距离；

并且

所述隔离物结构的内部边缘之间的距离符合于所述栅极槽的在所述隔离物结构的底部边缘之下且沿第一方向的部分的宽度，所述第一方向通过所述第一与第二源极/漏极区域之间延伸的线限定。

5.根据权利要求4所述的集成电路，其中，所述隔离物结构为氧化物隔离物。

6.根据权利要求5所述的集成电路，其中，所述隔离物结构为热生长型二氧化硅隔离物。

7.根据权利要求1所述的集成电路，还包括真空隔离物，其中所述真空隔离物邻近于栅极槽的侧壁设置并位于所述栅电极与所述半导体衬底之间，并且所述真空隔离物的底侧面被设在不大于d1的深度处。

8.根据权利要求1所述的集成电路，其中，所述栅电极在三侧面上围绕所述沟道区域的一部分。

9.一种包括存储单元阵列的集成电路，所述存储单元阵列包括：

多条位线，沿第一方向延伸；

多个存储单元，每个存储单元均包括存储元件和存取晶体管，所述存取晶体管被构造成将所述存储元件电耦合至其中一条位线；以及

多条字线，被构造成用于对存取晶体管寻址且沿与第一方向交叉的第二方向延伸；

其中，所述存取晶体管被形成在半导体衬底中，并且所述存取晶体管包括邻近于所述半导体衬底的顶表面布置并延伸至深度d1的掺杂部分；并且

每条所述字线的顶表面均设置在顶表面与深度d1之间的深度中。

10.根据权利要求9所述的集成电路，其中，

多个绝缘沟槽形成在所述半导体衬底中以在所述绝缘沟槽之间限定出有源区，其中所述绝缘沟槽适合于将相邻有源区彼此绝缘，并且所述存取晶体管形成在所述有源区中。

11.根据权利要求9所述的集成电路，其中，所述存储元件包括形成在所述半导体衬底中的存储电容器。

12.根据权利要求9所述的集成电路，其中，所述存储元件包括形成在所述半导体衬底上方的存储电容器。

13.根据权利要求9所述的集成电路，其中，

每个所述存取晶体管的掺杂部分均包括第一源极/漏极区域和第二源极/漏极区域；

沟道形成在每个所述存取晶体管的第一和第二源极/漏极区域之间；并且

每个所述存取晶体管还包括栅电极，所述栅电极被构造成控制在所述沟道中流动的电流，其中所述栅电极构成相应字线的一部分。

14.根据权利要求13所述的集成电路，其中，

每个所述栅电极被设在栅极槽中，所述栅极槽在每个所述存取晶体管的第一和第二源极/漏极区域之间的顶表面中延伸。