[发明专利]集成存储单元阵列

说明书

技术领域

本发明涉及一种集成存储单元阵列。

背景技术

集成MOSFET晶体管到衬底的结漏电(junction leakage)是器件开发中的一个重要问题。例如，在DRAM应用中，不得不优化这些参数，仅用于一个接触部，即不对称器件。所有这些用于DRAM应用的器件均需要体接触。

近来，已经为DRAM应用提出了诸如FINCUT或EUD或双栅极器件的不对称平面器件、不对称三维器件。然而，它们均具有从节点结(node junction)到衬底的非门控的直接通路。

然而，至今还没有找到便于实现的令人满意的解决方法。

发明内容

根据权利要求1中所要求的本发明的第一个方面，集成存储单元阵列包括：半导体衬底；多个沿所述衬底的多个平行的有源区条形成的单元晶体管器件，所述有源区条在第一方向上延伸，并通过中间绝缘沟槽在侧向上彼此绝缘；每一个所述单元晶体管器件包括：形成在所述半导体衬底中的柱；围绕所述柱的栅极沟槽；形成在所述柱的上部区域中的第一源极/漏极区；形成在所述栅极沟槽底部并围绕所述柱的下部区域的栅极介电层；以及形成在所述半导体衬底的上部区域并与所述栅极沟槽邻接的第二源极/漏极区；多条在第二方向上延伸的平行的位线，并被连接至所述单元晶体管器件的各自的第一源极/漏极区；多条在第三方向上延伸的字线，并连接所述单元晶体管器件的各自的栅极；以及多个单元电容器器件，被连接至所述单元晶体管器件的第二源极/漏极区。

根据权利要求12所要求的本发明第二个方面，集成存储单元阵列包括：半导体衬底；多个单元晶体管器件，这些单元晶体管器件包括：形成在所述半导体衬底上的柱；围绕所述柱的栅极沟槽；形成在所述柱的上部区域的第一源极/漏极区；形成在所述栅极沟槽底部并围绕所述柱的下部区域的栅极介电层；形成在所述栅极沟槽的所述栅极介电层上的栅极，其围绕所述柱的下部区域；以及形成在所述半导体衬底的上部区域并与所述栅极沟槽邻接的第二源极/漏极区；多条位线，被连接至所述单元晶体管器件的第一源极/漏极区的各自的第一组；多条字线，连接第二组所述单元晶体管的各自的栅极；以及多个单元电容器器件，被连接至所述单元晶体管器件的第二源极/漏极区。

根据权利要求20所要求的本发明第三个方面，集成电路包括具有晶体管的存储器单元，晶体管包括第一和第二源极/漏极部，和设置在与第一和第二源极/漏极部之间的衬底部相邻的第一栅电极，还包括第二栅电极，其与第一栅电极接触，其中，第一和第二栅电极被设置在相关于第一源极/漏极部的两个相对侧上。

根据权利要求21所要求的本发明第四个方面，集成电路包括具有晶体管的存储器单元，晶体管包括第一和第二源极/漏极部；位于第一和第二源极/漏极部之间的沟道，以及邻近沟道的栅电极，其中，在沿沟道方向上的截面图中，栅电极与沟道的两个相对侧相邻。

本发明基于一个方面，即pn结和体区(body region)之间的中间区是门控(或者说栅控)的。另一个方面为，在沿沟道方向的截面图中，栅电极与保持在相同电位上的沟道的两个相对侧相邻。

优选的实施例在各个独立权利要求中列出。

根据一个实施例，每一个所述单元晶体管器件包括第三源极/漏极区域，其形成在所述半导体衬底的上部区域，邻接于所述栅极沟槽并与所述第二源极/漏极区相对，所述第二源极/漏极区和第三源极/漏极区属于两个不同的存储器单元，其共享所述第一源极/漏极区并具有相邻的字线。

根据另一个实施例，所述第二和第三方向互相垂直，并且所述第一方向位于所述第二和第三方向之间。

根据另一个实施例，所述第一方向与所述第二方向形成15至25度之间的角度。

根据另一个实施例，所述相邻的字线通过在所述有源区条中形成的各自的绝缘区域而与另一条邻近的字线绝缘。

根据另一个实施例，每一个所述单元晶体管器件包括在栅极介电层下方的半导体衬底中形成的沟道，其在垂直于电流的方向上具有弯曲的上表面。

根据另一个实施例，所述柱具有弯曲的侧壁。

根据另一个实施例，每一个所述单元晶体管器件包括在栅极沟槽之下的半导体衬底中形成的沟道，沟道包括由所述栅极沟槽和栅极覆盖的上拐角。

根据另一个实施例，所述单元电容器件在相关联的第二或第三源极/漏极区域上方形成。

附图说明

在附图中：

图1a)-f)到10a)-f)示出了用于应用在根据本发明第一实施例的存储单元阵列中的集成晶体管器件的制造方法的示意性布局图；