[发明专利]驱动电路

说明书

相关申请的交叉引用

本发明包含涉及2006年8月24日提交到日本专利局的第JP2006-227964号日本专利申请的主题，该申请的全部内容通过引用合并于此。

技术领域

本发明涉及以高速输出数据的驱动(驱动器)电路。

更具体地说，本发明涉及一种低压差分信令(LVDS)电路。

背景技术

已知针对以高速度进行逻辑信号输出和高阻抗输出而设计的LVDS电路。例如，第2005-109897号日本未审查专利申请公开中公开了这样一种LVDS电路。

图1示出LVDS电路的基本电路配置。

参照图1，LVDS电路100包括：第一串联电路，由P通道MOS晶体管MP101和N通道MOS晶体管MN101组成；第二串联电路，由P通道MOS晶体管MP102和N通道MOS晶体管MN102组成；第一电流源11和第二电流源12。第一串联电路与第二串联电路并联。第一电流源11和第二电流源12分别被连接到第一串联电路和第二串联电路。

向LVDS电路100提供第一电压VDD和第二电压VSS。负载电路110等效地表示为电阻R，被连接到LVDS电路100中的节点N1和节点N2。

现在简要描述图1中的LVDS电路100的工作。

控制电路(未示出)分别向晶体管MP101、MP102、MN101和MN102提供开关驱动信号SW(φ1)、SW(φ2)、SW(φ3)和SW(φ4)，从而斜对地安置在节点N1的相对侧的两个晶体管(例如，晶体管MP101和MN102)在第一模式(相位)下被同时开启或关闭，晶体管MP102和MN101在与第一模式相位相反的第二模式(相位)下被同时开启或关闭。

第一开关驱动信号SW(φ1)和第二开关驱动信号SW(φ2)是差分信号(即，反相信号或互补信号)。类似地，第三开关驱动信号SW(φ3)和第四开关驱动信号SW(φ4)是差分(反相)信号。另一方面，第一开关驱动信号SW(φ1)和第四开关驱动信号SW(φ4)是同相信号。第二开关驱动信号SW(φ2)和第三开关驱动信号SW(φ3)也是同相信号。

换言之，在第一模式下，斜对的晶体管MP101和MN102被同时开启，斜对的晶体管MP102和MN101被关闭。因此，第一电流源11、晶体管MP101、节点N1、负载电路110、节点N2、晶体管MN102和第二电流源12构成电路，由此提供由虚线所示的电流路径P2。

另一方面，在第二模式下，斜对的晶体管MP102和MN101被同时开启，斜对的晶体管MP101和MN102被关闭。因此，第一电流源11、晶体管MP102、节点N2、负载电路110、节点N1、晶体管MN101和第二电流源12构成电路，由此提供由实线所示的电流路径P1。

重复上述操作将允许输出电流Iout流经负载电路110，所述输出电流Iout的极性在正负之间切换。

第2005-109897号日本未审查专利申请公开中公开了一种提供旁路电路以克服上述LVDS电路的缺点的技术。

现将描述上述LVDS电路的缺点。

在LVDS电路100中，晶体管MP101和MN102当提供上述电流路径P2时均用作允许输出电流Iout流经负载电路110的模拟开关，其它晶体管MP102和MN101当提供电流路径P1时均用作允许输出电流Iout流经负载电路110的模拟开关。在用作模拟开关的晶体管MP101、MP102、MN101和MN102的每一个中，由晶体管的导通电阻引起电压下降。通过下面的等式(1)来表示LVDS电路100的工作电压：

[VdsP+(Ron1+Ron2+R)×Iout÷VdsN]＜(VDD-VSS)    ...(1)

其中，VdsP指示P通道晶体管的夹断电压，VdsN指示N通道晶体管的夹断电压，Ron1和Ron2指示各自的导通电阻。

可惜的是，难以减少第一电压VDD与第二电压VSS之间的差(VDD-VSS)。

当第二电压VSS被设置到地电位时，在LVDS电路100中难以降低第一电压VDD。缺点在于，难以实现LVDS电路的低电压工作。因此，增加了每个晶体管的大小。例如，当LVDS电路100被构建为IC时，难以减少该电路的布局面积。

为了减少每个晶体管的导通电阻，可增加晶体管的大小。另一方面，为了允许LVDS以高速度工作，应该以高速度驱动每个晶体管的栅极。每个晶体管的大小越大，栅极电容越大。可惜的是，这导致逻辑元件功耗的增加。