[发明专利]印刷非易失性存储器

权利要求书

1.一种非易失性存储器单元，该非易失性存储器单元包括：

a)处于相同水平高度并且间隔开预定距离的第一和第二印刷半导体岛，所述第一印刷半导体岛包括所述非易失性存储器单元的控制栅，并且所述第二印刷半导体岛包括所述非易失性存储器单元的源端子和漏端子；

b)位于所述第一半导体岛的至少一部分上的栅电介质层；

c)位于所述第二半导体岛的至少一部分上的隧穿电介质层；

d)位于所述栅电介质层和所述隧穿电介质层的至少一部分上的浮栅；

e)与所述控制栅以及所述源端子和漏端子电接触的金属层。

2.根据权利要求1所述的非易失性存储器单元，其中，所述第一和第二半导体岛中的每一个都包括IVA族元素。

3.根据权利要求1所述的非易失性存储器单元，其中，所述第一和第二半导体岛中的每一个都具有由宽度和长度限定的区域，并且所述第一半导体岛的所述宽度和/或长度大致等于所述第二半导体岛的所述宽度和/或长度中的至少一个。

4.根据权利要求1所述的非易失性存储器单元，该非易失性存储器单元还包括位于所述第一和第二印刷半导体岛和所述浮栅上的电介质膜，所述电介质膜包含可扩散的掺杂物。

5.根据权利要求6所述的非易失性存储器单元，该非易失性存储器单元还包括位于所述电介质膜中的接触孔，所述接触孔暴露出位于下面的控制栅的上表面的至少一部分和所述源和漏的一部分。

6.一种集成电路，该集成电路包括：

a)根据权利要求1所述的非易失性存储器单元；以及

b)MOS晶体管，该MOS晶体管包括：

i)第三印刷半导体岛，该第三印刷半导体岛与所述第一和第二印刷半导体岛位于相同的水平高度；

ii)位于所述第三半导体岛的至少一部分上的MOS栅电介质；

iii)位于所述MOS栅电介质的至少一部分上的栅极。

7.根据权利要求6所述的集成电路，其中，所述MOS栅电介质的厚度与所述隧穿电介质层和所述栅电介质层中的至少一个的厚度不同。

8.一种用于制造MOS晶体管的方法，该方法包括以下步骤：

a)在基板上印刷多个半导体岛；

b)在所述半导体岛中的第一个半导体岛的至少一部分上形成栅电介质层，并且在所述半导体岛中的第二个半导体岛的至少一部分上形成隧穿电介质层；

c)在所述栅电介质层和所述隧穿电介质层的至少一部分上形成浮栅；以及

d)在所述第一和第二半导体岛和所述浮栅上形成电介质膜；以及

e)形成与所述第一和第二半导体岛电接触的金属层。

9.根据权利要求8所述的方法，其中，形成所述多个半导体岛包括：印刷半导体墨。

10.根据权利要求8所述的方法，其中，形成所述浮栅包括：在所述栅电介质层和所述隧穿电介质层上印刷前体墨。

11.根据权利要求8所述的方法，其中，形成所述电介质膜包括：在所述半导体岛上或者上方印刷所述电介质膜，所述电介质膜包含可扩散的掺杂物。

12.根据权利要求11所述的方法，该方法还包括：使所述电介质膜和所述半导体岛充分退火，以使所述掺杂物扩散到所述半导体岛内。

13.根据权利要求8所述的方法，其中，形成所述金属层包括：在所述电介质膜和所述第一和第二半导体岛的暴露表面上印刷金属墨。

14.根据权利要求10所述的方法，该方法还包括：在形成所述浮栅的同时在MOS晶体管中形成栅极。

15.根据权利要求14所述的方法，该方法还包括：在形成所述多个半导体岛的同时形成MOS晶体管沟道。

16.根据权利要求8所述的方法，该方法还包括：通过顺序横向固化(SLS)和/或激光结晶使所述第一和第二半导体岛和/或浮栅结晶(再结晶)。