[发明专利]制造半导体器件的设备和使用其制造半导体器件的方法

说明书

技术领域

本发明实施例涉及一种制造半导体器件的设备和使用该设备制造半导体器件的方法。

背景技术

近来，随着半导体器件迅速发展成高速集成化，并以高速运行，晶体管的尺寸逐渐变小。随着晶体管集成度的增加，半导体器件的互连尺寸变小。结果，施加到互连的信号可能被延迟或失真，从而使半导体器件的高速运行可能被中断。

为了解决这种问题，铜互连已经快速发展起来。虽然已经广泛地将铝或铝合金用作半导体器件的互连材料，但是由于铜的电阻低于铝或铝合金，所以铜互连使用铜作为互连材料，并因此具有更高的电迁移性。

通常，为了形成铜互连，需要用以形成和蚀刻铜层的工艺。然而，铜层具有较差的蚀刻均匀性，并且在对铜层进行蚀刻时，铜互连的表面会被快速氧化。

为了解决这种问题，近来开发出一种镶嵌工艺，用以形成铜互连。

根据镶嵌工艺，在绝缘层中形成通孔和/或沟槽，在该沟槽和该通孔中沉积铜层，然后通过化学机械抛光(CMP)工艺对该铜层进行平坦化，从而在该沟槽和接触孔中形成铜互连。即，在镶嵌工艺中，由于在不蚀刻铜层的情况下形成铜互连，所以可解决在对铜层进行蚀刻时铜互连被氧化的问题。

除了金属互连之外，上述镶嵌工艺也可用于形成半导体器件的位线或字线。具体地，根据镶嵌工艺，可同时形成用于使上金属互连和下金属互连相互连接的接触孔(或通孔)，因此可消除由于金属互连所产生的阶梯覆盖(stepcoverage)。

然而，具有这种优点的铜互连还具有这样的问题，即其中包含的铜离子会扩散，使得铜互连的性能降低，并且在相邻铜互连之间会发生短路。

为了解决这种问题，通常在沟槽和/或通孔的内壁上形成扩散阻挡层，以防止铜原子或离子扩散至绝缘层中和/或防止氧原子从绝缘层扩散至铜中。所述扩散阻挡层主要具有TaN/Ta双层结构(即，TaN层位于Ta层上)，并通过物理气相沉积(PVD)工艺(例如溅射工艺)来形成。然而，当通过PVD工艺形成TaN/Ta双层结构时，阶梯覆盖可能不理想或不令人满意并且通孔/接触部的接触电阻可能降低。所以近来正在研究一种通过原子层沉积(ALD)工艺形成TaN层或Ta层的方法。然而，当通过ALD工艺形成TaN层或Ta层时，制造工艺变得复杂，并且产量明显降低。

此外，用作扩散阻挡层的TaN层或Ta层增加了半导体器件的导电层的电阻率和/或电迁移性。

发明内容

为了实现本发明的目的，提供一种制造半导体器件的设备，该设备包括：传送室，用于传送衬底；第一处理室，连接至该传送室，该第一处理室被配置为用以在该衬底上形成TiSiN层；第二处理室，连接至该传送室，该第二处理室被配置为用以在该TiSiN层上形成钽层；和第三处理室，连接至该传送室，该第三处理室被配置为用以在该钽层上形成铜籽晶层。

为了实现本发明的另一目的，提供一种制造半导体器件的方法，其中该半导体器件具有绝缘层，该绝缘层具有暴露下导电互连的沟槽和或接触孔，该方法包括以下步骤：在第一处理室中，在该沟槽的内壁上沉积TiSiN层；在第二处理室中，通过选择性去除TiSiN层的覆盖该沟槽底表面的部分来暴露该下导电互连；在该第二处理室中，在该TiSiN层和该暴露的下互连上形成钽层；在第三处理室中，在该钽层上形成铜籽晶层；和在该铜籽晶层上的沟槽中形成铜互连。该方法还包括在预处理室中对衬底进行预处理。

对于所属领域普通技术人员来说，在研究附图和所附详细说明时，其它系统、方法、特征和优点将是或者将变得清楚。这里的任何描述均不是对附图和说明的限制。以下结合实施例讨论其它方面和优点。

附图说明

图1是示出根据本发明一实施例的制造半导体器件的设备的平面图；

图2是示意性示出图1中所示的第一处理室的结构的平面图；

图3是示意性示出图1中所示设备的第二处理室的平面图；

图4是示出图3中所示的第二处理室的内部结构的截面图；

图5是示出根据本发明一实施例的图1中所示设备的第三处理室的平面图；

图6是示出图5中所示的第三处理室的内部结构的截面图；

图7是示出根据本发明另一实施例的图1中所示设备的第三处理室的平面图；

图8是示出图7中所示的第三处理室的内部结构的截面图；

图9是示出根据本发明另一实施例的制造半导体器件的设备的平面图；

图10是示出根据本发明一实施例的制造半导体器件的方法的流程图；

图11至图18是依次示出根据示例性工艺制造半导体器件的过程的截面图。

具体实施方式