[发明专利]半导体器件的输出电路

说明书

技术领域

本发明涉及一种半导体器件的输出电路。具体地说，本发明涉及一种能够转变输出阻抗的输出电路。本发明还涉及一种包括具有输出电路的半导体存储器件的数据处理系统。

背景技术

近年来，对于半导体器件之间的数据传输(例如，在CPU和存储器之间)，需要非常高的数据传输率。为了实现高数据传输率，输入/输出信号的振幅被逐渐减小。如果输入/输出信号具有减小的振幅，那么输出缓冲器的阻抗的期望精确度变得严格。

输出缓冲器的阻抗根据制造过程中的工艺条件而变化。此外，在其实际使用过程中，输出缓冲器的阻抗受环境温度和电源电压的变化影响。当输出缓冲器需要高阻抗精确度时，利用可以调整其阻抗的输出缓冲器(日本专利申请特许-公开号2002-152032，2004-32070，2006-203405以及2005-159702)。这种输出缓冲器的阻抗由通常被称作“校准电路”的电路调整。

如日本专利申请特开号2006-203405和2005-159702中所公开的，该校准电路包括具有与输出缓冲器相同结构的复制缓冲器。当执行校准操作时，利用连接到校准端的外部电阻器，将校准端的电压与基准电压相比较，由此调整该复制缓冲器的阻抗。然后在输出缓冲器中反映该复制缓冲器的调整结果，且因此输出缓冲器的阻抗被设为期望值。

另一方面，在诸如DRAM(动态随机存取存储器)的半导体器件中，要求输出电路的阻抗可改变。为了满足该需要，考虑适于提供一种具有不同阻抗的多个输出缓冲器。但是，根据该方法，全部输出电路的电路规模变得非常大，并且在每个输出缓冲器中需要设置校准电路。

为了解决上面的问题，不准备具有不同阻抗的多个输出缓冲器，而是准备每个具有相互相同结构的多个单位缓冲器，并且可以根据规定的阻抗，改变并联使用的单位缓冲器的数目。根据该方法，当一个单位缓冲器的阻抗是X时，通过使用并联的Y个输出缓冲器，该输出阻抗可以被设为X/Y。

发明内容

但是，由于本发明人进行了有关并联使用单位缓冲器的方法的研究，很显然随着并联使用的单位缓冲器的数目增加，输出阻抗的误差变大。

因此，本发明的目的是增加输出电路的阻抗精确度，通过使用并联的单位缓冲器，可以改变该输出电路的输出阻抗。

本发明人进行了随着并联使用的单位缓冲器数目增加而导致输出阻抗的误差增加的研究。结果，本发明人发现，电源端和输出电路之间存在的电源电阻是误差增加的主要原因。基于该技术知识取得了本发明。

本发明的以上及其他目的可以通过一种半导体器件的输出电路来完成，该输出电路包括并联连接的多个单位缓冲器，每个单位缓冲器具有在电源端和输出端之间串联连接的晶体管和电阻器，其中

该多个单位缓冲器中包括的晶体管的导通电阻值基本上相互相同，并且及在该多个单位缓冲器当中，至少两个单位缓冲器中包括的电阻器的电阻值互相不同。

本发明的以上及其他目的也可以通过一种半导体器件的输出电路来完成，该输出电路包括：

包括一个单位缓冲器的第一输出缓冲器，该单位缓冲器具有晶体管和电阻器的串联电路；

具有并联连接的m个单位缓冲器的第二输出缓冲器，每个单位缓冲器具有晶体管和电阻器的串联电路；并且

具有并联连接的n个单位缓冲器的第三输出缓冲器，每个单位缓冲器具有晶体管和电阻器的串联电路；其中

第一至第三输出缓冲器中包括的晶体管的导通(ON)电阻值基本上相互相等，

第二输出缓冲器中包括的电阻器的电阻值基本上相互相等，

第三输出缓冲器中包括的电阻器的电阻值基本上相互相等，并且

第一至第三输出缓冲器中包括的至少两个电阻器的电阻值互相不同。

第一输出缓冲器中包括的电阻器的电阻值可以不同于第三输出缓冲器中包括的电阻器的电阻值。第二输出缓冲器中包括的电阻器的电阻值可以不同于第三输出缓冲器中包括的电阻器的电阻值。优选地，该第三输出缓冲器中包括的电阻器的电阻值低于第一和第二输出缓冲器中包括的电阻器的电阻值的至少其中之一。

在m等于2和n等于3的情况下，当使用一个单位缓冲器时，可以选择第一输出缓冲器，当使用两个单位缓冲器时，可以选择第二输出缓冲器，当使用三个单位缓冲器时，可以同时选择第一和第二输出缓冲器，当使用四个单位缓冲器时，可以同时选择第一和第三输出缓冲器，当使用五个单位缓冲器时，可以同时选择第二和第三输出缓冲器，并且当使用六个单位缓冲器时，可以同时选择第一至第三输出缓冲器。