[发明专利]集成电路和指定集成电路的方法

说明书

技术领域

本发明涉及在集成电路上使用至少一个逻辑内建自测试(LBIST)引擎来执行测试用例的方法。本发明还涉及具有多个存储元件和/或逻辑电路及至少一个LBIST引擎的集成电路。此外，本发明涉及使用LBIST引擎指定相应集成电路的方法。

背景技术

集成半导体电路包括多个存储元件和逻辑电路。在生产过程中，必须对集成电路进行测试，以检测集成电路上的缺陷。这种方法的一个实例是级敏扫描设计(LSSD)测试。由此LSSD测试者生成测试图形，所述图形被扫描入由存储元件形成的扫描链中。在另一个实例中，内建自测试(BIST)引擎或逻辑内建自测试(LBIST)引擎形成了集成电路的一部分。

对于LBIST引擎，集成电路必须提供伪随机图形发生器(PRPG)、多输入特征寄存器(MISR)、掩蔽和加权存储元件以及胶合逻辑。PRPG生成随机图形。将所述随机图形驱动到扫描链中。扫描链由多个存储元件形成。将来自扫描链的结果串行地压缩到MISR中。扫描链的长度决定测试用例的时间。

图4示出了根据现有技术的具有扫描链的在测试中的集成电路的一部分的示意图。集成电路包括多个存储元件10和12。在该实例中，存储元件10和12为主从式并包括两个触发器元件L1和L2。存储元件10和12包括数据输出DO、扫描输入SI、扫描输出SO、至少一个扫描时钟输入SC和混合时钟输入MC。此外，存储元件10包括数据输入DI和功能时钟输入FC。存储元件10为可扫描存储元件。存储元件12是所谓的只扫描存储元件。所述只扫描存储元件用于存储系统功能所必需的固定信息。

在出于测试和扫描目的的非功能模式中，将所有存储元件10和12经由其扫描输入SI和扫描输出SO串行地连接到扫描链20。

集成电路还包括逻辑电路14。将逻辑电路14的输入端口连接到若干存储元件10和12的数据输出DO。将逻辑电路14的输出端口与其他存储元件10和12的一个或多个数据输入DI相连。

在功能模式中，运行功能时钟输入FC以对可扫描存储元件10计时。在非功能模式中，扫描时钟输入SC用于使数据移过扫描链20中的存储元件10和12。在扫描输入SI处捕获扫描数据并将其传送至扫描输出SO。

图5示出了根据现有技术的具有LBIST引擎的集成电路的功能图。集成电路包括伪随机图形发生器(PRPG)22、加权存储元件24、加权和相移逻辑26、N个扫描链28、掩蔽存储元件32、掩蔽逻辑34和多输入特征寄存器(MISR)36。在各扫描链28之间是逻辑电路30。扫描链由存储元件形成。扫描链28中的存储元件的输出馈入逻辑电路30。

在该实例中，扫描链(0)和扫描链(1)之间的逻辑电路30由扫描链(0)中的存储元件来馈入。此逻辑电路30的输出被扫描链(1)捕获。出于简化的原因，扫描链(0)的输入和扫描链(1)的输出未在图5中示出。实际上，扫描链28和逻辑电路30之间的布线连接仅取决于将存储元件分配到扫描链28和将逻辑门分配到逻辑电路30。

PRPG22生成要驱动到扫描链28中的随机图形。串行地将来自扫描链28的结果压缩到MISR36中并在完成后读出。

在上述的当前技术下，集成电路上的LBIST引擎需要其他电路。在集成电路的正常操作(即，功能模式)下，LBIST引擎保持空闲。例如，典型的集成电路具有若干LBIST引擎。每个LBIST引擎都需要许多存储元件。存储元件的数量取决于预定的测试时间。

本发明的目标是提供一种用于执行LBIST测试用例的改进的方法和相应的改进的集成电路。

发明内容

本发明的核心思想是将集成电路上的可用功能电路用于LBIST测试引擎。通常在功能模式中使用的选定存储元件和逻辑电路在测试模式中被用作LBIST引擎或其一部分。

本发明具有减少LBIST面积的优点。节省的面积可用于其他LBIST引擎。那些形成LBIST引擎的一部分的存储元件和逻辑电路可再次重新用于功能系统。

附图说明

在以下的详细书面说明中，本发明的上述以及其他目标、特性和优点将是显而易见的。

在所附权利要求书中提出了被认为是本发明特性的新颖和创新的特性。通过参考以下结合附图的对优选实施例的详细说明，将最佳地理解发明自身、其优选实施例及其优点，这些附图是：

图1示出了根据本发明的优选实施例修改的具有逻辑内建自测试引擎的集成电路的示意图；

图2示出了根据本发明的优选实施例的逻辑内建自测试引擎的功能图；