[发明专利]阵列基底和具有该阵列基底的显示装置

权利要求书

1.一种阵列基底，包括：

底基底；

多个像素，布置在底基底上；

每个像素包括：

栅极线，用于在当前一个水平扫描时间段内接收栅极脉冲；

数据线，用于接收像素电压，数据线与栅极线绝缘并与栅极线交叉；

薄膜晶体管，连接到栅极线和数据线，以在当前一个水平扫描时间段内响应于栅极脉冲来输出极性每帧被反转的像素电压；

像素电极，连接到薄膜晶体管，以在当前一个水平扫描时间段内接收像素电压；

预充电部分，用于在前一个水平扫描时间段内响应于前栅极脉冲将像素电极预充电至共电压，其中，共电压是像素电压的基准电压。

2.如权利要求1所述的阵列基底，其中，像素电压具有相对于共电压的正极性或负极性。

3.如权利要求1所述的阵列基底，还包括用于接收共电压的存储线。

4.如权利要求3所述的阵列基底，其中，预充电部分包括预充电晶体管，预充电晶体管连接到前栅极线和存储线，以在前一个水平扫描时间段内响应于前栅极脉冲来向像素电极输出共电压。

5.如权利要求4所述的阵列基底，其中，存储线由与数据线相同的层形成。

6.如权利要求5所述的阵列基底，其中，预充电晶体管包括：

栅电极，从前栅极线分支出来；

源电极，从存储线分支出来；

漏电极，连接到像素电极。

7.如权利要求3所述的阵列基底，其中，存储线由与栅极线相同的层形成。

8.如权利要求3所述的阵列基底，其中，每个像素具有水平像素结构，在所述水平像素结构中，像素沿着栅极线延伸的方向的长度比像素沿着数据线延伸的方向的长度长。

9.如权利要求8所述的阵列基底，其中，存储线包括：

第一存储线，与前栅极线相邻地布置，第一存储线基本上与前栅极线平行并与像素电极叠置；

第二存储线，与栅极线相邻地布置，第二存储线基本上与栅极线平行并与像素电极叠置；

第三存储线，与数据线基本平行，第三存储线连接第一存储线和第二存储线并与像素电极叠置。

10.如权利要求3所述的阵列基底，其中，每个像素具有垂直像素结构，在所述垂直像素结构中，像素沿着数据线延伸的方向的长度比像素沿着栅极线延伸的方向的长度长。

11.如权利要求10所述的阵列基底，其中，存储线包括：

第一存储线和第二存储线，彼此分隔开，基本与数据线平行并与像素电极叠置；

第三存储线，基本与栅极线平行，第三存储线连接第一存储线和第二存储线并与像素电极叠置。

12.一种显示装置，包括：

阵列基底，包括底基底和布置在底基底上的多个像素；

相对基底，与阵列基底结合并面对阵列基底；

栅极驱动电路，用于向像素施加栅极脉冲；

数据驱动电路，用于向像素施加极性每帧被反转的像素电压，

每个像素包括：

栅极线，用于在当前一个水平扫描时间段内接收栅极脉冲；

数据线，用于接收像素电压，数据线与栅极线绝缘并与栅极线交叉；

薄膜晶体管，连接到栅极线和数据线，以在当前一个水平扫描时间段内响应于栅极脉冲来输出像素电压；

像素电极，连接到薄膜晶体管，以在当前一个水平扫描时间段内接收像素电压；

预充电部分，用于在前一个水平扫描时间段内响应于前栅极脉冲将像素电极预充电至共电压，

其中，共电压是像素电压的基准电压。

13.如权利要求12所述的显示装置，还包括用于接收共电压的存储线。

14.如权利要求13所述的显示装置，其中，预充电部分包括预充电晶体管，预充电晶体管连接到前栅极线和存储线，以在前一个水平扫描时间段内响应于前栅极脉冲来向像素电极输出共电压。

15.如权利要求12所述的显示装置，其中，通过在阵列基底上形成像素的薄膜工艺，栅极驱动电路直接形成在阵列基底上。