[发明专利]图像缩放装置及其线缓冲器

权利要求书

1.一种将原始图像数据缩放至不同大小以输出图像数据的装置，包含：

插补器，用以产生该输出图像数据的线数据，且该些线数据的至少其中之一是由该原始图像数据的多个线数据以插补运算推导而得；以及

至少一线缓冲器，用以寄存该原始图像数据的该些线数据中同一线数据上的像素数据，以供进行该插补运算；

其中，该线缓冲器包含多个单端口存储器，且每一该些单端口存储器供存取以读取及写入非互邻的该些像素数据的位值。

2.如权利要求1所述的装置，其中，该些像素数据依序具有相对应的地址。

3.如权利要求2所述的装置，更包含：

时序控制电路，接收一输出使能信号以产生一第一读取地址信号，用以自该线缓冲器中读取一第一像素数据的位值，并接收一输入使能信号以产生一第一写入地址信号，用以将一第二像素数据的位值写入该线缓冲器中。

4.如权利要求3所述的装置，其中，该线缓冲器中更包含一第一单端口存储器以及一第二单端口存储器，分别用以存取该些像素数据中的奇数地址及偶数地址像素数据。

5.如权利要求4所述的装置，其中，该第一单端口存储器以及该第二单端口存储器均分别根据一第二写入地址信号或一第二读取地址信号来进行存取动作，其中，该第二写入地址信号是由该第一写入地址信号中最低有效位除外的其余位所组成，该第二读取地址信号是由该第一读取地址信号中最低有效位除外的其余位所组成。

6.如权利要求5所述的装置，其中，当该第一读取地址信号以及该第一写入地址信号由该时序控制电路输出时，若该第一读取地址信号以及该第一写入地址信号的该最低有效位分别为1和0，该第一像素数据的位值是读取自该第一单端口存储器，且该第二像素数据的位值是写入于该第二单端口存储器；若该第一读取地址信号以及该第一写入地址信号的该最低有效位分别为0和1，该第一像素数据的位值是读取自该第二单端口存储器，该第二像素数据的位值是写入于该第一单端口存储器。

7.如权利要求6所述的装置，其中，当该第一写入地址信号由该时序控制电路输出时，借此驱动一写入使能信号。

8.如权利要求7所述的装置，其中，该线缓冲器中更包含：

逻辑门，当该写入使能信号被驱动且该第一写入地址信号的该最低有效位为1时，正驱一第一选择信号，否则反驱该第一选择信号；

触发器，寄存该第一读取地址信号的该最低有效位；

第一多路复用器，分别当该第一选择信号被反驱以及正驱时传送该第二读取地址信号以及该第二写入地址信号至该第一单端口存储器；

第二多路复用器，分别当该第一选择信号被正驱以及反驱时传送该第二读取地址信号以及该第二写入地址信号至该第二单端口存储器；以及

第三多路复用器，当由该触发器所输出的该第一读取地址信号的该最低有效位分别为0和1时，输出各别读取自该第一单端口存储器以及该第二单端口存储器中的位值。

9.如权利要求5所述的装置，其中，当该时序控制电路接收该输出使能信号及该输入使能信号以读取并写入该些奇数地址或该些偶数地址像素数据的位值时，该时序控制电路停止输出用以驱动该输入使能信号的一读取使能信号，且该第二像素数据的位值暂时停止写入的动作。

10.如权利要求9所述的装置，更包含：

先入先出寄存器，用以暂时存储暂停写入该线缓冲器的该第二像素数据的位值。

11.如权利要求9所述的装置，其中，该第二像素数据的位值的写入动作在一时序信号的一周期期间暂时停止，其中，该时序信号是用于该时序控制电路以接收该些像素数据的位值。

12.一种线缓冲器，用以寄存一原始图像数据的线数据中同一线数据上的像素数据，以藉由该原始图像数据的该些线数据的插补运算而将该原始图像数据缩放至不同大小，该线缓冲器包含：

多个单端口存储器，每一该些单端口存储器供存取以读取及写入非互邻的该些像素数据的位值。

13.如权利要求12所述的线缓冲器，其中，该线缓冲器中包含一第一单端口存储器以及一第二单端口存储器，分别用以存取该些像素数据中的奇数地址及偶数地址像素数据。