[发明专利]栓锁式电平偏移电路

说明书

技术领域

本发明关于一种电平偏移电路，且更具体地说，本发明关于一种栓锁式(latch-type)电平偏移电路，其适合用于液晶显示器(Liquid CrystalDisplay；LCD)面板的源极驱动器中。

背景技术

电平偏移电路通常使用于将一具有低电平的电路所产生的信号转换至一具有较高电平的电路；因此，电平偏移电路可应用于需要低电源电压及多电源的各种现代装置。当将电平偏移电路用于LCD面板的源极驱动器中时，其功能中的一将具有逻辑电源VDDD(例如，约3.3伏特)或逻辑接地VSSD(即，0伏特)的信号分别转换为具有驱动器电源VDDA(例如，约在8.0伏特与13.5伏特的间)或驱动器接地VSSA(即，0伏特)的信号。图1(a)及图1(b)表示用于LCD面板的源极驱动器中的公知电平偏移电路1的运作。公知电平偏移电路1包含高电压(HV)PMOS晶体管C及D、HV NMOS晶体管A及B，及HV PMOS晶体管E。HV PMOS晶体管C及D的源极经由HV PMOS晶体管E电连接至驱动器电源VDDA。HV PMOS晶体管D的栅极电连接至HV PMOS晶体管C的漏极。HV PMOS晶体管C的栅极电连接至HV PMOS晶体管D的漏极。HV NMOS晶体管A及B分别接收输入信号INB及IN，其中输入信号IN与INB彼此互补。HV NMOS晶体管A及B的漏极分别电连接至HVPMOS晶体管C及D的漏极。HV NMOS晶体管A及B的源极电连接至驱动器接地VSSA。

参图1(a)，当将处于具有逻辑电源VDDD的电平的高状态的输入信号I N施加至HV NMOS晶体管B的栅极时，HV PMOS晶体管C的栅极为接地的(即，处于驱动器接地VSSA)。藉此，HV NMOS晶体管B及HV PMOS晶体管C处于导通状态且节点S1的输出信号OUT处于具有驱动器电源VDDA的电平的高状态。然而，HV NMOS晶体管A的栅极接收处于0伏特的低状态的反转输入信号INB，且HV PMOS晶体管D的栅极接收输出信号OUT的电平；因此，HV NMOS晶体管A与HV PMOS晶体管D处于关断状态(以十字标记指示)。因此，处于具有逻辑电源VDDD的电平的高状态的输入信号IN被转换为处于具有驱动器电源VDDA的电平的高状态的输出信号OUT。参图1(b)，当输入信号IN自具有逻辑电源VDDD的电平的高状态切换为具有逻辑接地VSSD的电平的低状态且被施加至HV NMOS晶体管B的栅极时，HV NMOS晶体管B处于关断状态。同时，反转输入信号INB自具有逻辑接地VSSD的电平的低状态切换为具有逻辑电源VDDD的电平的高状态，且被施加至NMOS晶体管A的栅极。因此，节点S1的输出信号OUT及HV PMOS晶体管D的栅极皆接地。藉此，HV PMOS晶体管D处于导电状态且节点S2处的电平处于具有驱动器电源VDDA的电平的高状态并使HV PMOS晶体管C处于关断状态。故，HV NMOS晶体管A与HV PMOS晶体管D处于导电状态且节点S1的输出信号OUT处于具有驱动器接地VSSA的电平的低状态；HV NMOS晶体管B与HV PMOS晶体管C则处于关断状态(以十字标记指示)。因此，处于具有逻辑接地VSSD的电平(0伏特)的低状态的输入信号IN被转换为处于具有驱动器接地VSSA的电平(0伏特)的高状态的输出信号OUT。