[发明专利]封装基板的植球侧表面结构及其制法

说明书

技术领域

本发明涉及一种封装基板的植球侧表面结构及其制法，尤指一种电性连接垫表面具有金属凸缘的封装基板。

背景技术

随着电子产业的蓬勃发展，电子产品亦逐渐迈入多功能、高性能的研发方向。为满足半导体封装件高积集度(Integration)以及微型化(Miniaturization)的封装需求，承载半导体芯片的封装基板，逐渐由单层板演变成多层板(Multi-layer Board)，从而于有限的空间下，通过层间连接技术(Interlayer Connection)以扩大封装基板上可利用的线路面积，以因应高电子密度的集成电路(IntegratedCircuit)的使用需求。

目前用以承载半导体芯片的封装基板包括有打线式封装基板(PBGA)、芯片尺寸封装(CSP)基板及覆晶基板(FCBGA)等，以下是以覆晶基板供半导体芯片封装举例说明，如图1所示，覆晶技术使提供一封装基板11，其包括置晶侧(chip disposing side)的第一表面11a及植球侧(ball disposing side)的第二表面11b，于该第一表面11a表面具有多个提供电性连接一半导体芯片12的第一电性连接垫111，该第一电性连接垫111表面形成有由焊料所制成的第一导电元件13a，又于该第二表面11b表面具有提供电性连接其它电子装置如印刷电路板的第二电性连接垫112，于该第二电性连接垫112表面形成有由焊料所制成的第二导电元件13b，而该半导体芯片12具有多个电极垫121，于该电极垫121表面形成有金属凸块14，以将该半导体芯片12的金属凸块14以覆晶方式对应于封装基板11的第一导电元件13a，并在足以使该第一导电元件13a熔融的回焊温度条件下，将第一导电元件13a回焊至相对应的金属凸块14，使该半导体芯片12电性连接该封装基板11。

但是，该封装基板11的第二表面11b上的第二电性连接垫112与第二导电元件13b之间的接触面积局限于该第二电性连接垫112露出的面积大小，使该第二导电元件13b与第二电性连接垫112之间接触面积不足而降低其间的结合力，导致该第二导电元件13b容易产生脱落；如目前封装基板11用以提供与印刷电路板电性连接的第二电性连接垫112的间距由800μm缩小至300μm，第二电性连接垫112的开孔孔径由500μm缩小至250μm，该用以电性连接的面积仅剩1/4导致导电元件结合力严重降低。

请参阅图2A至图2E，为现有增加该封装基板的植球侧表面的电性连接垫与导电元件之间接触面积的制法，是于封装基板20的植球侧表面具有电性连接垫201，且于该表面及电性连接垫201表面形成有绝缘保护层21，于该绝缘保护层21中形成有开孔210以露出该电性连接垫201的部分表面，如图2A所示；于该绝缘保护层21上及电性连接垫201的露出表面形成有一导电层22，如图2B所示；接着于该导电层22上形成有一阻层23，且该阻层23经曝光显影的图案化制程以形成环状开口230，以露出该电性连接垫201上及该绝缘保护层21开孔210周缘的导电层22，如图2C所示；之后通过该导电层22作为电镀的电流传导路径以于该环状开口230中电镀形成贴靠在该绝缘保护层21的开孔210周缘的凸缘24，如图2D所示；最后，移除该阻层23及其所覆盖的导电层22，以露出该凸缘24及电性连接垫201的部分表面，如图2E所示。

但是，该凸缘24与电性连接垫201之间具有导电层22，该凸缘24并非直接与该电性连接垫201结合，即该凸缘24与电性连接垫201之间并非一体，而降低该凸缘24与电性连接垫201之间的结合强度；此外，该制程仅能形成凸缘24贴靠在该绝缘保护层21的开孔210周缘的结构特征，使后续形成于该凸缘24与电性连接垫201上的如锡球的导电元件于有限空间下所能增加的接触面积有限，导致该锡球容易产生脱落的情况。另外，因对位偏移问题，易使内部侧壁厚度不一致而影响侧壁凸缘的形成。

因此，如何提供一种电性连接垫与导电元件之间增加结合力的结构，以避免现有技术中该导电元件因结合面积降低导致脱落的问题，实已成为目前业界亟待克服的难题。

发明内容

鉴于以上所述现有技术的缺点，本发明的主要目的是提供一种封装基板的植球侧表面结构及其制法，能增加该表面结构供导电元件接着的接触面积。

本发明的又一目的是提供一种封装基板的植球侧表面结构及其制法，能增加该表面结构与导电元件之间的结合力。