[发明专利]存储系统和该存储系统的操作方法

说明书

技术领域

本发明总的来说涉及存储系统和该存储系统的操作方法。

背景技术

理想的是构建和操作具有快速读/写入速度和高存储容量的基于芯片的存储系统。

发明内容

在本发明的一个实施例中，提供了一种存储系统的操作方法，包括通过将多个存储器中的至少一些中读取的数据的数据总线宽度转换成I/O端口的数据总线宽度，从存储系统的多个存储器中同时读取数据并以存储系统的I/O端口的输出通道容量从存储系统中输出数据。

附图说明

为了更完全地理解本发明及其优点，下面，将结合附图的下述说明作为参考，其中：

图1是示出了存储系统的第一实施例的实例的框图；

图2是示出了存储系统的第二实施例的实例的框图；

图3是示出了存储系统的第三实施例的实例的框图；

图4A是图2的存储系统的第一存储器的视图，其示出了根据本发明一个实施例的数据划分；以及

图4B是图3的存储系统的多个存储器的视图，示出了根据本发明一个实施例的数据划分。

具体实施方式

在本文中使用的术语的连接和耦合分别用于包括直接和间接的连接和耦合。

图1是示出了存储系统80的第一实施例的一个实例的框图，该存储系统80包括多个非易失性存储器82、84、86和控制多个存储器82、84、86之间数据传送的控制器88以及输入/输出(I/O)端口90或总线。I/O端口90将存储系统80连接到外部部件(未示出)。可以选择多种不同类型的存储元件以构成存储器82、84、86。作为一个实例，存储器82、84、86可以由电阻性存储元件(例如，可编程金属化单元(PMC))和作为另一实例的相变存储元件组成。并不是所有的存储器82、84、86都需要利用在其它存储器中使用的相同类型的存储元件来构成。存储器82、84、86中的一些或全部可以是多级存储器。在本发明的可选实施例中，存储元件可以由诸如浮栅型存储器或陷阱电荷存储器(例如，氮化物只读存储器(NROM))的电荷存储存储器组成。

控制器88以串行方式(即，以顺序方式)控制数据写入存储系统的多个存储器82、84、86中。例如，输入的数据首先从I/O端口90被写到第一存储器82。当正被存储在第一存储器82中的数据量达到预定阈值时，至少一些或许全部存储在第一存储器82中存储的数据从第一存储器82被复制到第二存储器84。该预定阈值表示当第一存储器82接近于满、完全满、或一些其它预定值时的状态。当正被存储在第二存储器84中的数据量达到预定阈值时，至少一些或所有在第二存储器84中存储的数据被写入第三存储器86。如果执行其它的存储器，则可以继续该连续过程直到到达最后的存储器。

存储器82、84、86中的一些或全部可以具有不同的存储容量。完全依据写入序列的每个存储器82、84、86可以具有例如比前一存储器的容量更大的存储容量。例如，第二存储器84可以被构造成具有比第一存储器82更大的存储容量，且第三存储器86被构造成具有比第二存储器84更大的存储容量，以及如果存在另外的存储器，则可以将存储容量连续增加每个附加级别。例如，可以通过增加存储元件的存储密度和/或存储元件的存储级数来增加存储容量。在该实例中，第二存储器84是2级非易失性存储器(NVM)且第三存储器86是4级非易失性存储器(NVM)。如果需要，第三存储器86可以被构造成具有更高的级别数。存储器82、84、86中的任意一个都可以通过使用多种已知结构中的任意一种形成并且可以例如由多个阵列组成。存储器82、84、86中的任意一个甚至可以包括多个存储器。可以在相同或不同的芯片上配置存储器82、84、86。

存储器82、84、86中的一些或全部可以具有不同的数据带宽。术语“不同的数据带宽”意为在写入存储器时存储器82、84、86具有不同的写入速度以及类似地在从存储器读取时具有不同的读取速度，因此在各个存储器82、84、86的输入/输出接口处提供不同的输入/输出时间特性。例如，如果第二存储器84被构造为2级非易失性存储器且第三存储器86被构造为4级非易失性存储器，则由于第三存储器86更加复杂，写入第三存储器86所花费的时间比写入第二存储器84所花费的时间更长。类似地，从第三存储器86中进行读取将花费更长时间。