[发明专利]控制串行数据线的状态转换的定时的方法和设备

权利要求书

1.一种用于控制串行数据线(SDA)的状态转换的定时的设备，所述设备包括：

串行时钟线SCL边沿检测器，用于检测SCL的时钟信号的边沿；

计数器，用于当该SCL边沿检测器检测到SCL的时钟信号的下降沿时，对SDA的状态转换的保持时间进行计数；

SDA发生器，用于如果保持时间的计数结束，则转换SDA的状态；以及

处理器，用于对接所述SCL边沿检测器、计数器和SDA发生器。

2.根据权利要求1的设备，还包括智能接口控制器(I2C)从接口，用于通过从中央处理单元(CPU)接收保持时间，来设置计数器的保持时间。

3.根据权利要求1的设备，其中所述处理器确定SDA的状态转换是为了传送数据传送的开始信号或数据传送的结束信号、还是为了实际数据传送。

4.根据权利要求3的设备，其中，如果SDA的状态转换是为了传送数据传送的开始信号或数据传送的结束信号，则SDA发生器改变SDA的状态，而无需对保持时间进行计数。

5.根据权利要求1的设备，其中，所述计数器与从I2C控制器的外部接收的系统时钟信号同步地进行计数。

6.根据权利要求1的设备，所述计数器执行从保持时间开始向下计数到0。

7.根据权利要求1的设备，其中，如果该SCL边沿检测器检测到时钟信号的上升沿，则该计数器初始化保持时间。

8.根据权利要求2的设备，其中所述I2C从接口包括用于保持时间使能设置的寄存器。

9.根据权利要求1的设备，其中根据从装置的传送速度而将计数器设置为不同的保持时间。

10.根据权利要求1的设备，其中所述保持时间小于时钟信号的上升沿与SDA的状态转换之间的时间间隔。

11.一种在I2C控制器中控制串行数据线(SDA)的状态转换的定时的方法，所述方法包括：

检测串行时钟线(SCL)的时钟信号的下降沿；

如果检测到SCL的时钟信号的下降沿，则对SDA的状态转换的保持时间进行计数；以及

如果保持时间的计数结束，则传送SDA的状态。

12.根据权利要求11的方法，还包括通过从中央处理单元(CPU)接收SDA的状态转换的保持时间，来设置该保持时间。

13.根据权利要求11的方法，还包括确定SDA的状态转换是为了传送数据传送的开始信号或数据传送的结束信号、还是为了传送实际数据。

14.根据权利要求13的方法，还包括，如果SDA的状态转换是为了传送数据传送的开始信号或数据传送的结束信号，则改变SDA的状态，而无需对保持时间进行计数。

15.根据权利要求11的方法，其中所述对保持时间进行计数的步骤包括与从I2C控制器的外部接收的系统时钟信号同步地进行计数。

16.根据权利要求11的方法，其中所述对保持时间进行计数的步骤包括执行从保持时间开始执行向下计数到0。

17.根据权利要求11的方法，还包括：

检测SCL的时钟信号的上升沿；以及

如果检测到时钟信号的上升沿，则初始化保持时间。

18.根据权利要求11的方法，还包括确定是否设置保持时间使能设置。

19.根据权利要求11的方法，其中所述对保持时间进行计数的步骤包括根据从装置的传送速度而不同地设置计数器的保持时间。

20.根据权利要求11的方法，其中所述保持时间小于时钟信号的上升沿与SDA的状态转换之间的时间间隔。

21.一种用于存储程序的计算机可读记录介质，该程序用于运行在I2C控制器中控制串行数据线(SDA)的状态转换的定时的方法，所述方法包括：

检测串行时钟线(SCL)的时钟信号的下降沿；

如果检测到SCL的时钟信号的下降沿，则对SDA的状态转换的保持时间进行计数；以及

如果保持时间的计数结束，则传送SDA的状态。