[发明专利]半导体集成电路装置及电子装置

说明书

技术领域

本发明涉及一种在半导体集成电路中进行电力控制来实现低消耗电力化的技术。

背景技术

以往，作为实现半导体集成电路的低消耗电力化的方法，公知有使用锯齿形超级截止CMOS电路(Zigzag Super Cut-off CMOS(ZSCCMOS))与锯齿形加速栅MOS(Zigzag Boosted Gate MOS(ZBGMOS))的方法。

图8表示ZSCCMOS电路的电路结构。如图8所示，ZSCCMOS电路中，在成为电源切断对象的组合电路50中，对于在电源切断之前为“L”输出的逻辑门电路而言，高电位侧电源端与通过电力控制用晶体管MP和高电位电源线V_DD连接的模拟电源线V_DDV连接，低电位侧电源端与低电位电源线V_SS连接。另外，对于在电源切断之前为“H”输出的逻辑门电路而言，高电位侧电源端与高电位电源线V_DD连接，低电位侧电源端与通过电力控制用晶体管MN和低电位电源线V_SS连接的其他模拟电源线V_SSV连接。

根据该电路构成，可以将电力控制用晶体管的栅极/漏极电压保持得低，并且能够尽早确定电源恢复时组合电路50的状态(参照非专利文献1)。

【非专利文献1】Kyeong-sik Min et.Al，“Zigzag Super Cut-off CMOS(ZSCCMOS)Block Activation with Self-Adaptive Voltage LevelController：An Alternative to Clock-Gating Scheme in LeakageDominant Era”，2003 IEEE International Solid-State CircuitsConference，session 22，TD：Embedded Technologies，Paper 22.8

但是，在上述的低消耗电力电路技术中存在以下的问题。

为了实现图8所示的电路结构，在使电力控制用晶体管截止的电源切断之前，需要确定组合电路50的各逻辑门的输出是“H”还是“L”。因此，在非专利文献1中，作为对组合电路50赋予输出的触发电路采用了图9所示的电路结构。在图9的电路结构中，能够从外部输入非同步的复位信号或设定信号，将触发电路的输出强制固定为“L”或“H”。然而，图9的电路结构中，在使电力控制用晶体管截止的电源切断之前，触发电路会被设定为初始状态。因此，触发电路无法对所保持的数据继续进行保持，从而，在电源恢复时，组合电路50的状态无法返回到电源切断前的状态，而总是被初始设定。

另外，在非专利文献1中还公开了图10的电路结构。图10的电路结构被构成为在触发电路的Q输出侧(从动锁存(slave latch)电路侧)保持数据。即，由于时钟控制倒相器G102和变换器G103由高阈值电压的MOS晶体管构成，各电源端与高电位电源线V_DD和低电位电源线V_SS连接，所以，即使电力控制用晶体管截止也能够保持数据。而且，在各电源端和电源之间插入了电力控制用晶体管，当电力控制用晶体管截止时，时钟控制倒相器G101起到切断主锁存电路的输出的作用。

然而，由于在图10的构成中保持Q输出数据，所以触发电路的输出可以成为“H”也可以成为“L”。即，在电源切断时，触发电路的输出不确定为“H”还是“L”。从而，无法唯一确定组合电路50的各逻辑门电路的输出，在电路设计时，会发生无法决定将各逻辑门电路的电源端与电源线连接还是与模拟电源线连接的重大问题。

发明内容

本发明是鉴于上述问题点而完成的发明，其目的在于，在采用了ZSCCMOS电路的半导体集成电路装置中，当电源切断时组合电路的各逻辑门电路的输出会成为希望的状态，且当电源恢复时，组合电路能够可靠地返回到电源切断前的状态。