[发明专利]用来检测输入信号的相位的装置及其相关方法

说明书

技术领域

本发明有关于一种用来检测一输入信号的一相位的装置及其相关方法，尤指一种应用延迟锁相回路(Delay-Locked Loop，DLL)电路以检测输入信号的相位的装置及其相关方法(APPARATUS AND RELATED METHODFOR DETECTING PHASE OF INPUT DATA)。

背景技术

许多高速串行接口(例如通用序列总线(Universal Serial Bus，USB)2.0或高解析多媒体影音接口(High-definition Multimedia Interface，HDMI))用来作为传送数据用的接口已经越来愈普及了，一般而言，传统的延迟锁相回路(DLL)电路用来从一输入序列数据中选取时钟脉冲以及数据，因此在设计延迟锁相回路电路时，便会利用一些数目的延迟时钟脉冲信号来取样该输入数据以检测数据的相位，另外，延迟锁相回路电路将从该输入数据的上升边缘(正缘)或下降边缘(负缘)中选择具有180度相位差的一特定信号，然后锁住该特定时钟脉冲信号来成为一回复时钟脉冲信号以便回复数据，举例来说，请参照图1，图1为现有延迟锁相回路电路从复数个时钟脉冲信号中选择该回复时钟脉冲信号的示意图。如图1所示，假设现有延迟锁相回路电路产生六个不同时钟脉冲信号(从相位1到相位6)，相位1到相位6各自代表时钟脉冲信号Clock1到时钟脉冲信号Clock6的上升边缘(正缘)，以该输入数据的上升边缘或下降边缘来说，时钟脉冲信号Clock5的相位5是从该输入信号的边缘位移180度，也就是说，现有延迟锁相回路电路将选择时钟脉冲信号Clock5来作为回复时钟脉冲信号，然后依据该回复时钟脉冲信号来回复该输入数据。

然而，因为信号抖动(jitter)的干扰而造成该输入数据的相位可能位移频繁，所以现有延迟锁相回路电路会因为该输入数据的相位移问题而在锁住该特定时钟脉冲信号来成为该回复时钟脉冲方面会有很大的困难，此外，现有延迟锁相回路电路也可能会锁到错误的时钟脉冲信号来回复数据，如此一来，从该回复时钟脉冲信号所回复的输入数据可能违反该回复数据的边缘所需的设定时间(set time)或持续时间(hold time)。所以，现有延迟锁相回路电路所回复的数据可能是错误的，除此之外，现有延迟锁相回路电路锁住该输入数据的相位所需要的操作时间是无法预期的。综上所述，现有延迟锁相回路电路不仅在设计上会有很多问题而且也会有不稳定的情况发生，因此，如何精确的回复时钟脉冲信号以及数据是很重要的一个课题，也是延迟锁相回路电路最关键的一部份。

发明内容

因此本发明的目的之一在于提供一种应用延迟锁相回路电路以检测输入信号的相位的装置及其相关方法，以解决上述的问题。

在本发明一实施例中揭露一种用来检测一输入信号的一相位的装置，该装置包含有：一相位检测单元，用来参照具有不同相位的复数个时钟脉冲信号以检测该输入信号的该相位，以及用来输出复数个相位检测结果，其中每一相位检测结果代表该输出信号的一候选相位以及对应至该复数个时钟脉冲信号中一时钟脉冲信号；以及一相位决定单元，其耦接至该相位检测单元，用来依据该复数个相位检测结果以决定该输入信号的该相位。

依据本发明另一实施例揭露一种用来从一输入信号产生一回复数据信号的装置，其包含有：一相位检测单元，用来参照具有不同相位的复数个时钟脉冲信号以检测该输入信号的该相位，以及用来输出复数个相位检测结果，其中每一相位检测结果代表该输出信号的一候选相位以及对应至该复数个时钟脉冲信号中一时钟脉冲信号；一相位决定单元，其耦接至该相位检测单元，用来依据该复数个相位检测结果以决定该输入信号的该相位；以及一时钟脉冲/数据回复单元，其耦接于该相位决定单元，用来依据该相位决定单元所决定的该输入信号的该相位以及该复数个时钟脉冲信号来决定一回复时钟脉冲信号，以及由该回复时钟脉冲信号来取样该输入信号以产生该回复数据信号。

依据本发明另一实施例揭露一种用来检测一输入信号的一相位的方法，该方法包含有：参照具有不同相位的复数个时钟脉冲信号以检测该输入信号的该相位，以及用来输出复数个相位检测结果，其中每一相位检测结果代表该输出信号的一候选相位以及对应至该复数个时钟脉冲信号中一时钟脉冲信号；以及依据该复数个相位检测结果以决定该输入信号的该相位。