[发明专利]存储器电路以及其误动作保护方法

权利要求书

1.一种存储器电路，包括：

一可烧录单元，包括：

复数可烧录元件；以及

一电源总线，耦接于一外部烧录电压与上述可烧录元件之间；

一开关元件，耦接于上述外部烧录电压与上述电源总线之间，上述开关元件包括一控制端；以及

一位准调整器，用以将一致能信号的电压位准由一第二电源电压调整至一第一电源电压，其中上述第二电源电压低于上述外部烧录电压，并且当电源启动过程中上述第二电源电压尚未备妥时，上述位准调整器将上述开关元件的控制端设置于一既定逻辑位准，使得上述开关元件被截止，并且上述电源总线会与上述外部烧录电压断开，以便避免错误烧录。

2.如权利要求1所述的存储器电路，其特征在于，上述可烧录元件各包括一熔丝。

3.如权利要求1所述的存储器电路，其特征在于，上述存储器电路为一非易失性存储器。

4.如权利要求1所述的存储器电路，其特征在于，上述存储器电路为一电可烧录存储器。

5.如权利要求1所述的存储器电路，其特征在于，上述可烧录单元为一闪存。

6.如权利要求1所述的存储器电路，其特征在于，上述第一电源电压高于上述外部烧录电压。

7.如权利要求1所述的存储器电路，其特征在于，当上述第一、第二电源电压备妥时，上述位准调整器将上述致能信号的电压位准由上述第二电源电压调整至上述第一电源电压。

8.如权利要求1所述的存储器电路，其特征在于，于电源启动中上述第二电源电压尚未备妥时，上述位准调整器通过交流耦合将上述开关元件的控制端设置于上述既定逻辑位准。

9.如权利要求7所述的存储器电路，其特征在于，于电源启动中上述第二电源电压尚未备妥时，当上述位准调整器根据来自一外部电路的一控制信号，将上述开关元件的控制端设置于上述既定逻辑位准。

10.如权利要求7所述的存储器电路，其特征在于，于电源启动中上述第二电源电压尚未备妥时，当上述位准调整器通过交流耦合以及来自一外部电路的一控制信号，将上述开关元件的控制端设置于上述既定逻辑位准。

11.一种存储器电路，包括：

一电源供应单元，用以提供一外部烧录电压；以及

一可烧录单元，包括：

复数可烧录元件，耦接至一电源总线；以及    

一烧录电路，用以烧录上述可烧录元件，上述烧录电路包括复数驱动器耦接至上述可烧录元件，以及一第一位准调整器由至少一第一电源电压所供电，其中上述第一电源电压低于上述外部烧录电压，当电源启动过程中上述第一电源电压尚未备妥时，上述第一位准调整器将其输出端设置于一第一既定逻辑位准，使得上述驱动器会被禁能，以便避免错误烧录。

12.如权利要求1所述的存储器电路，还包括一感测电路用以感测上述可烧录元件，上述感测电路包括复数复数感测器耦接至上述可烧录元件以及一第二位准调整器，当电源启动中上述第一电源电压尚未备妥时，上述第二位准调整器将其输出端设置于一第二既定逻辑位准，使得上述感测电路中的上述感测器会被禁能。

13.如权利要求12所述的存储器电路，还包括：

一开关元件，连接于上述外部烧录电压与上述电源总线之间，上述开关元件包括一控制端；以及

一第三位准调整器，用以当电源启动中上述第一电源电压尚未备妥时，将上述开关元件的控制端设置于一第三既定逻辑位准，使得上述电源总线与上述外部烧录电压断开，以便避免错误烧录。

14.如权利要求13所述的存储器电路，其特征在于，上述每个可烧录元件包括一熔丝以及一晶体管，串联连接于上述电源总线与一接地电压之间。

15.如权利要求13所述的存储器电路，其特征在于，上述第一、第二、第三位准调整器由上述第一电源电压以及一第二电源电压所供电，其中上述第二电源电压高于上述外部烧录电压，当上述第一、第二电源电压皆备妥时，上述第一、第二、第三位准调整器用以将一致能信号的电压位准由上述第一电源电压调整至上述第二电源电压。