[发明专利]具有不同高度的凸点的半导体芯片和包括其的半导体封装

说明书

本申请要求于2006年11月21日提交的第10-2006-0115430号韩国专利申请的权益，该申请的主题通过引用包含于此。

技术领域

本发明涉及一种半导体芯片和一种包括该半导体芯片的半导体封装。更具体地讲，本发明涉及一种适于通过凸点(bump)连接到电路板的半导体芯片和一种包括该半导体芯片的半导体封装。

背景技术

随着当前半导体芯片尺寸变得越来越小，用比以往更精细的间距(pitch)来实现用于连接这样的半导体芯片的组成键合焊盘(constituent bond pad)。由于这些精细间距的键合焊盘，导致将半导体芯片与相关电路板连接已变得越来越困难。例如，难以用相应的精细间距在电路板上形成印刷电路图案，在随后的装配工艺过程中会带来未对准(misalignment)问题和短路接触。

图1是传统的连接到电路板10的半导体芯片20的平面图。图2是沿着图1中的II-II′线截取的半导体芯片20的剖视图。图3是进一步示出与形成在电路板10上的印刷电路图案12A相关的半导体芯片20的凸点22A的平面图。

一起参照图1至图3，电路板10包括适于安装半导体芯片20的芯片区14。在芯片区14内的各个内部边缘上形成多个印刷电路图案12A，在半导体芯片20的键合焊盘24上形成的凸点22A可连接到所述多个印刷电路图案12A。图2中示出的半导体封装40包括接触结构，该接触结构包括在半导体芯片20的键合焊盘24上形成的凸点22A。相对于在电路板10上形成的印刷电路图案12A(例如，示例性的直线图案)来构造凸点22A和键合焊盘24。

进一步如图3所示，随着相邻的键合焊盘24之间的间距P1减小，对应的相邻键合焊盘24之间的分离距离(separation distance)也减小。在某种程度上，例如对未对准和/或短路接触的危险的实际考虑，不可能进一步减小形成在电路板10上的电路图案12A和相关组件(例如键合焊盘24)之间的分离距离。

图4是另一传统的适于连接到电路板10的半导体芯片20的平面图。图5是沿着图4中的V-V′线截取的半导体芯片20的相关剖视图。图6是进一步示出了半导体芯片20上的凸点22B和电路板10上的印刷电路图案12B的平面图。

一起参照图4至图6，为了促进形成具有比图1至图3的示例所允许的间距更精细的间距的印刷电路图案12B，制做了针对交错式构造(staggeredconfiguration)的键合焊盘24不同安置的凸点22B。采用这种布置可将半导体封装60更安全地安装在电路板10上。

这种二维布置的方法在更有效地利用可用接触区的同时更好地促进半导体芯片20的凸点22B和键合焊盘24相对于电路板10上的印刷电路图案12B之间的连接，不幸的是，这种二维布置方法在薄膜覆晶(COF)封装的环境下不能适于用来将具有以20μm或更小的精细间距形成的凸点22B的半导体芯片20连接到电路板10。

发明内容

本发明的实施例提供一种具有以不同高度形成的凸点的半导体芯片。这种构造允许在半导体芯片和相应的电路板之间的更密集的连接图案。有效地，本发明的实施例将凸点和对应的连接组件(例如，键合焊盘和/或电路图案)按三维方式布置，以得到更密集的连接布置。

本发明的实施例还提供一种包括这种半导体芯片的半导体封装。

在一个实施例中，本发明提供了一种半导体芯片，该半导体芯片包括：多个键合焊盘，设置在半导体芯片上；多个不同高度的芯片凸点，设置在相应的键合焊盘上。

在另一实施例中，本发明提供了一种半导体封装，该半导体封装包括：多个芯片凸点，连接到半导体芯片上的相应的键合焊盘，其中，多个芯片凸点包括具有第一高度的第一芯片凸点和具有大于第一高度的第二高度的第二芯片凸点；电路板，包括均具有第一高度的第一引线凸点的多个第一内部引线和均具有小于第一高度的第二高度的第二引线凸点的多个第二内部引线，其中，通过第一芯片凸点和第一引线凸点、第二芯片凸点和第二引线凸点的相应的组合进行半导体芯片和电路板的电连接。

附图说明

将参照附图来描述本发明的实施例，在附图中：

图1是示出了根据传统技术的连接到电路板的半导体芯片的平面图；

图2是示出了根据传统技术的连接到电路板的半导体芯片的剖视图；

图3是示出了根据传统技术的半导体芯片上的凸点和电路板上的印刷电路图案的平面图；

图4是根据另一传统技术的连接到电路板的半导体芯片的平面图；

图5是根据另一传统技术的连接到电路板的半导体芯片的剖视图；