[发明专利]稳定异步接口的方法和计算机系统装置

说明书

技术领域

本发明涉及数据传输，具体地说，涉及在不使用用于计算机系统数据传输的单独控制信号的情况下稳定通过异步或未定时接口的一个或多个总线信号的方法。

背景技术

在SMP计算机(例如，IBM生产的IBMzSeries大型计算机系统)中，保持较高级别或性能及互锁是极其重要的。很多时候，有些接口是自校准的，而其他接口按照严格的早/晚定时准则定时。但是，自校准逻辑可能占用很大面积。异步接口也由于经常通过接口的一侧和另一侧的握手信号而带来问题。

许多应用都有需要在总线上异步发送的数据或控制，在此等待时间不是大问题。通常，添加了亚稳定(metastability)锁存器来帮助解决可能的信号转变。通常存在一个用于在总线传输的一个方向上进行握手的控制信号。该信号用于边沿触发采样事件。在激活该信号前数据总线是稳定的很重要。必须注意确保该控制信号比数据总线具有更多的等待时间。如果不是，则会在正常的数据总线仍在转变时进行采样。

虽然现有技术解决了一些由异步接口引发的问题，但是仍存在控制信号与数据分离的限制。使用数据总线在异步接口上对数据本身进行采样的尝试可能带来不正确的数据采样，这是由于并非所有数据位都在每个周期上一致。

发明内容

根据本发明和所描述的实施例的数据传输接口无需单独的控制信号。提供了一种机制，其中数据本身用于判定数据是否已经更改。本发明提供了稳定逻辑，所述逻辑防止输出数据在达到新的稳态之前在不正确或不合法的状态间转变。

本发明还允许稳定窗口的可编程延迟以容许所经历的无法预料的时滞和噪声。

在文中还说明和要求保护了与以上概述的方法对应的系统和计算机程序产品。

通过本发明的技术实现了其他功能和优点。在文中详细说明了本发明的其他实施例和方面并将其视为所要求保护的发明的一部分。为了更好地理解本发明的优点和功能，将参考说明书和附图。

由概括的发明可知，对于数据稳定并向另一个稳态转变的异步或未定时接口，无需用于接口的单独控制信号。这可以免于昂贵的连线，特别是在芯片或其他电路之间。此外，等待时间可以由数据时滞限制，所以如果数据时滞较少，则可以为其设计较少的等待时间。本发明允许可编程的等待时间以在无需重新设计的情况下允许在损坏风险和等待时间/性能之间进行最终平衡。

附图说明

在说明书结尾处的权利要求书中特别指出并明确要求保护了被视为本发明的主题。通过以下结合附图的详细说明，本发明的上述和其他目标、功能和优点是显而易见的，这些附图是：

图1示出了从源到宿的现有技术通信的实例；

图2示出了现有技术的异步接收器电路的实例；

图3示出了结合本发明的数据传输方法的实例；

图4是示出本发明特有的稳定技术的状态图；

图5示出了使用寄存器的可编程稳定窗口持续时间值的实例；

图6是示出了实例数据总线流以及根据和未根据本发明的结果的表。

详细的说明通过实例方式参考附图阐述了本发明的优选实施例以及优点和功能。

具体实施方式

现在转到更详细的附图，将看到图1中示出的现有技术包含两个彼此通信的电路。示出的是单方向的通信。数据总线104由源电路101驱动并由宿电路102接收。还存在从源电路101发送到宿电路102的控制信号103。通常，允许数据总线104切换并稳定在新值上。然后，将使用控制信号103来激活选通脉冲以对稳定的数据采样。

图2示出了现有技术的宿逻辑102的更详细的图。在该实施例中，控制信号103和数据总线104进入异步接收器电路102。示出了亚稳定锁存器202、边沿检测电路203和登台寄存器或缓冲器204。存在大量实现现有技术的其他实施例。

图3示出了使用本发明的数据传输方法的优选实施例。与现有技术不同，在源电路310和宿电路301之间没有控制信号103。相反，直接在装置中使用数据总线312来检测数据转变。数据总线312通过亚稳定寄存器307登台。这是为了确保数据对于下游处理是一致的。有一个稳定多路复用器308，其允许新数据馈入通常在每个周期都捕获数据的稳定寄存器302。使用边沿检测电路303将稳定寄存器的输出和稳定寄存器的输入进行比较。当出现新旧数据总线值的错误比较时，检测电路303使用稳定窗口持续时间值总线305加载稳定窗口计数器304。