[发明专利]共享的存储器装置

说明书

技术领域

本发明涉及一种共享的存储器装置，其将多个存储器系统与如处理器元件(PE)的处理能力一起合并，所述多个存储器系统每个由若干存储器组成，所述处理器元件共享各存储器系统中的一些存储器。

背景技术

包括多个存储器系统的系统可以采用如图1所示的架构，该架构着重于并行处理。

在图1的设置中，PE(处理器元件)1-1到1-4与存储器2-1到2-4一对一(one-to-one)地连接，设置并行处理优先。

这个结构中，每个PE1与相应的存储器2以促进并行处理的方式连接。当引用位于相邻的PE中的数据时，要求任何PE通过经由主机(host)设备的路径以到达目的地。

通过示例性地采用如图2所示的包括交叉杆(crossbar)(X-bar)的结构，避免了经由主机设备的绕路(detour)。在美国专利5,471,592中描述了典型的交叉杆结构。

发明内容

在如上所述的多PE系统中，为了在所涉及的存储器之间共享数据，存储器到处理器连接可以在有效可扩展的(scalable)基础上倍增。在这种情况下，如图3所示，连接不是线性地增加，而是关于配置的PE的增长的数目急速地增加。

在美国专利5,471,592之前，“具有处理器和存储器的交叉杆链接的多处理器(Multi-processor with crossbar link of processors and memories)”，共享的存储器系统惯常典型地在SIMD(单指令多数据流)或MIMD(多指令多数据流)方案下操作。从那时起，实现复杂的应用的需要已经要求存储器系统把这两个特征合并在一起。已经提出了用于支持这种实现的多个基础技术。

有效的多PE处理假定不是通过传输数据、而是通过改变PE到存储器连接的目的地来实现。一般涉及如下三种连接：

---全局连接，其允许对所有存储器的访问；

---局部连接，其可连接到各特定的PE；以及

---指令传输路径，通过其传输PE执行指令。

交叉杆切换安排有用于使每个连接到每个安装的存储器的垂直连接优先的机制。在循环的(round-robin)基础上确定连接。

然而，这种方法没有考虑这样的情况，其中大量配置的PE导致巨大数量的交叉杆连接。还没有提出对策来处理这个问题。

如图4A和4B所示，已经提出数据传输路径的分层结构，以最小化这些路径的增加，其中PE数目已经增长。这种措施(measure)需要增加与数据传输无关的冗余特征，如用于支持分层结构的连接端口设置。

考虑到上面的情况已提出本发明，并且本发明提供了一种共享的存储器装置，能够在有效可扩展的基础上扩展多个处理器到存储器的连接。

实现本发明并且根据它的一个实施例，提供一种共享的存储器装置，其包括：多个处理器元件；多个存储器模块，其配置为可由多个处理器元件访问；以及连接装置，其配置为使来自多个处理器元件的特定处理器元件能够访问来自多个存储器模块的特定存储器模块；其中允许多个存储器元件经由连接装置访问多个存储器系统，每个存储器系统由至少一个存储器模块组成；并且其中可由不同处理器元件访问的多个存储器系统的每一个，允许多个存储器模块由不同处理器元件部分地共享和访问。

优选地，多个存储器系统可能以这样的方式构造，使得定位互相临近的处理器元件能够访问共享的存储器模块。

优选地，根据本发明的共享的存储器装置可能还包括仲裁电路，其配置为以优先顺序排列(prioritize)来自多个处理器元件的、访问任一存储器模块的同时请求，并且使各请求处理器元件按照以优先顺序排列的次序访问存储器模块。

优选地，本发明的共享的存储器装置可能还包括控制器，其配置为与外部实体通信，并且控制对多个存储器模块的访问，其中控制器能够经由连接装置访问所有的存储器模块。

根据本发明的另一个实施例，提供了一种共享的存储器设备，其具有多个共享的存储器装置，每个装置包括：多个处理器元件；多个存储器模块；连接装置，其配置为使来自多个处理器元件的特定处理器元件能够访问来自多个存储器模块的特定存储器模块；以及控制器，其配置为与外部实体通信，并且控制多个存储器模块的访问；其中允许多个存储器元件经由连接装置访问多个存储器系统，每个存储器系统由至少一个存储器模块组成；其中可由不同处理器元件访问的多个存储器系统的每一个，允许多个存储器模块由不同处理器元件部分地共享和访问；并且其中多个共享的存储器装置的控制器通过总线安排连接。