[发明专利]基于FPGA的以太网接口驱动装置

权利要求书

1.一种基于FPGA的以太网接口驱动装置，其特征在于：所述的以太网接口驱动装置包括：

以太帧生成模块，用于产生以太帧数据，并完成IP数据包和以太帧的封装，将CRC循环校验码放置在数据的最后；

CRC循环校验模块，用于将传过来的数据进行CRC校验，并输出CRC循环校验码；

以太帧输出模块，用于将输入的数据加上IP报头和以太帧前端并输出；以太帧前端控制模块，用于将UDP格式的数据包输入到FPGA芯片的RAM中并且从中获取长度信息，并且根据TCP/IP协议中对IP报头的要求依次产生数据，生成IP报头，对IP数据包进行处理，加上以太帧前端，并按照时序输出；输出端口选择模块，用于控制以太帧和IP报头的顺序；

IP数据报控制模块，用于将输入的数据缓存设定的时钟后输出；

IP数据报输出模块，用于将输入的UDP数据报按照TCP/IP协议加上IP报头，然后按照时序输出。

2.如权利要求1所述的基于FPGA的以太网接口驱动装置，其特征在于：所述的以太网接口驱动装置还包括：

IP报头控制模块，用于获取UDP报中的长度数据，并计算头标校验和；IPRAM控制模块，用于将输入的数据放入RAM里，并在恰当的时机输出UDP报中的数据长度；

IP数据报数据输出端口模块，用于调节IP报头和数据的时序。

3.如权利要求1或2所述的基于FPGA的以太网接口驱动装置，其特征在于：所述的CRC循环校验模块为八位并行CRC-32循环校验模块，CRC校验码的生成多项

式是：

g(x)＝x32+x26+x23+x22+x16+x12+x11+x10+x8+x7+x5+x4+x2+x+1；CRC32校验产生器预先将移位寄存器值置为全1；八位并行CRC-32循环校验模块输出一个32位的校验码。