[发明专利]一种利用有效面积来建立记忆体电路的成品率模型的方法

说明书

技术领域

本发明涉及属于集成电路设计和制造领域，尤其是涉及一种利用有效面积的概念来建立记忆体电路的成品率模型的方法。

背景技术

传统上记忆体成品率的估算是用和逻辑电路做比较的方法来得到的。

这样的方法不是很准确因为没有考虑到记忆体电路的特殊性。建立精确的成品率模型对记忆体电路的设计和制造具有很好的指导意义。举例来说，当设计新的记忆体电路时，其最终的成品率是非常重要的。为了保证合适的成品率，就需要预先设计修复资源。如果修复资源过多，就会浪费芯片的面积，如果过少，就不能保证最终的成品率。如果可以建立精确的成品率模型，修复资源的设计就可以根据最终的成品率要求来设定，就可以达到优化设计的目标。

记忆体电路也常常用于成品率的提高，通常用物理解构(PFA)的方法来对特征失效作出分析，从而建立起缺陷的分布。如果可以建立起精确的成品率模型，就可以从特征失效的成品率反推出各个工艺模块的缺陷率，从而精确地知道各个模块的工艺情况。

综上所述，建立有效的记忆体成品率模型，可以对记忆体电路的设计以及生产线工艺的研发有很重要的指导作用。

发明内容

本发明提出了一种利用有效面积来建立记忆体电路的成品率模型的方法，是基于记忆体的电路版图，其可用的修复资源以及生产线的缺陷率来建立成品率模型。

本发明的利用有效面积来建立记忆体电路的成品率模型的方法，依次包括如下步骤：

1.记忆体原始成品率模型的建立

通过对每层的断电和漏电缺陷曲线和该层的断电和漏电的有效面积的乘积来积分来获得该层的断电和漏电的成品率；通过玻松模型来获得每种接触孔的成品率；最后整个记忆体产品的成品率是所有以上单个成品率的乘积。在建立原始成品率模型的过程中，修复电路部分不应被包括在内。

2.记忆体特征失效成品率的模型的建立

首先对记忆体中的所有版图的元素进行标识，用蒙特卡洛的方法来模拟缺陷发生的各种可能情况，并且计算该种情况的有效面积。

记忆体电路是由两部分组成的；一部分是周围的地址解码电路和放大电路，即X地址解码器和Y地址解码器，他们用来给记忆体单元赋予一个地址，并且能够单独地写和读；另一部分是记忆体单元，是由单个的单元重复而组成的，每一个记忆体的最小单元是完全相同的。在记忆体内部，还有一部分是用来修复失效电路的。他们和其它记忆体是一样的，只是没有连入电路。当内部的单元失效后，这一部分就可以用来修复。记忆体的这种结构决定了其失效特征的确定性，并且其失效特征和其内部电路版图图形的的失效特征具有对应性。可以根据缺陷发生在电路的位置和设计层的不同，来精确地预测任何缺陷可能造成的特征失效的种类。举例来说，由于记忆体单元的唯一性，某个位置的接触孔失效可能会造成单个单元的失效，另一个位置的接触孔失效可能会造成两个临近的单元同时失效。

特征失效成品率的模型就是根据实际的或者假设的缺陷率模型条件下，模拟缺陷可能发生的所有可能性，进而计算出发生各种特征失效的有效面积。

3.记忆体特征失效的修复计算

首先根据蒙特卡洛模拟方法所模拟的不同尺寸的缺陷可能造成的所有设计版图上图形失效的特征，判断其图形失效所对应的特征失效，然后再根据可用的修复资源来判断该特征失效是否能够被修复。

在修复资源一定或者假设一定的修复资源的情况下，可以决定修复资源是否能够修复每种特征失效；如果该特征失效可以被所有的资源修复，该特征失效则被列为是可以修复的；如果某一特征的失效是现有修复资源不可修复的，该特征失效则被列为不可修复的。

4.记忆体最终成品率的计算

在判断各种不同的特征失效是否能够被修复之后，对于能够被修复的特征失效，就从原始成品率模型中减去其各层的有效面积和各个接触孔的个数；对于不能修复的特征失效，则不做任何运算；经过这个过程以后，剩下的有效面积和接触孔的个数就是无法修复的部分，进而就可以获取最终产品的成品率。

在第二步建立特征失效成品率的过程中，每种特征失效的层的有效面积以及单个接触空的个数。在第一步建立整个芯片的成品率模型的过程中，整个芯片的层的有效面积和单接触孔已经获得。