[发明专利]半导体存储装置及其写入控制方法无效

专利信息
申请号: 200710159893.4 申请日: 2007-12-25
公开(公告)号: CN101211657A 公开(公告)日: 2008-07-02
发明(设计)人: 中井洁 申请(专利权)人: 尔必达存储器株式会社
主分类号: G11C16/02 分类号: G11C16/02;G11C16/10;G11C11/56
代理公司: 中原信达知识产权代理有限责任公司 代理人: 陆锦华;黄启行
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 存储 装置 及其 写入 控制 方法
【说明书】:

技术领域

本发明涉及半导体存储装置,特别是涉及相变存储器的写入所适用的优选方法和装置。

背景技术

相变存储器(PRAM)是以在相变材料(Ge2Sb2Te5等)中通入电流而产生的焦耳热来控制结晶状态来存储数据的元件。

若使元件升高到熔点以上的温度而以比较快的速度对其进行冷却,则成为高电阻的非结晶(RESET状态)状态。

还有,在结晶化温度以上、熔点温度以下的温度以比较长的时间保持、以比较慢的速度冷却的话,就成为低电阻的结晶化状态(SET状态)。由写入脉冲来控制该高电阻和低电阻这两个结晶状态,从而存储数据。

该写入所需要的时间,特别是结晶化所需要的时间依赖于所使用的材料的结晶化时间,所以为了写入而需要某种程度的时间。该写入时间一般在多用作相变材料的Ge2Sb2Te5等材料的场合需要数十ns~数百ns。

另外,关于相变存储器(PRAM),可以参照例如专利文献1的记载。

专利文献1:特开2005-100617号公报

发明内容

发明要解决的课题

把相变元件用于半导体存储器的单元来实现DRAM(DynamicRAM)那样的高速、随机的写入的话,向单元的写入在1时钟周期中不会结束,所以需要复杂的控制电路、为了保持数据的锁存电路等电路,规模会增大,这是令人担忧的。

还有,为了避免该电路规模的增大,也可以考虑按能确保与写入时间同等的时间的方式而增加写时的预取数的方法,不过,在写入时间长的材料的场合,预取数变大,会阻碍随机访问,这是产生的问题。

图1是对于使用相变存储器而构成了SDRAM(Synchronous DRAM)接口的存储器的场合的写入动作进行说明。没有特别限制,假定在图1所示的动作例中,向相变存储单元的写入所需要的时间为80ns。另外,在图1中,ACT是ACT(Activate)指令,WRT是Write指令,NOP是No-Operation指令,PRE是PRECHARGE指令。tCK是时钟信号CLK的1周期,tRCD是从ACT指令到Write/Read指令的延迟时间,tWR是Write恢复时间,tRP是从PRE指令到ACT指令的时间。

向相变存储单元的写入时间比SDRAM的循环(在图1所示的例子中,时钟周期tCK=10ns)长,因而不能以1循环结束向存储单元的写入。作为时间,写入所需要的是相当于1时钟周期tCK的8倍的8循环。因此,固定8比特的连续数据而执行写入(8比特单位下的写入;8比特固定),就不会产生写入的冲突,就可以进行写入(Write)动作。

在该场合,Write动作必须以8比特以(D0~D7)的连续数据单位(Page Write(8bit))进行。

因此,在连续8比特的写入的途中,中断动作(例如,其他Write动作的中断)产生的话,写入的冲突就会产生,写入就不能执行。图2表示该场合的动作例。本来需要进行8比特单位下的写入,而图2表示按每4比特(4循环)在Write中进行了中断动作的场合的例子。

如上所述,向存储单元的写入时间需要80ns,所以会产生写入的冲突。在图2所示的例子中,在按每4循环而定时不同的8比特单位下的写入(Page Write(8bit))期间产生了写入的冲突。

在现有DRAM那样共用写入电路、I/O线(读出数据和写入数据的传送线)的构成的场合,会产生数据的冲突,写入变得不能执行,这是产生的问题。

相变存储器使用的相变材料是例如以Ge2Sb2Te5为代表的材料,而写入的时间需要数10ns~数100ns程度的时间。这依赖于使相变材料从非结晶状态(RESET)变为结晶状态(SET)时的结晶化所花费的时间。

另一方面,在以DRAM为代表的RAM用途中使用该材料的场合,DRAM等的写入的循环比相变存储器的写入时间短,所以不能按每个写入循环来完成相变存储器的写入。因此,除了延长写入循环以外没有办法。

于是,为了解决该问题,采用以多个数据为单位而一揽子写入的构成,在构成为先预取与相变存储器的写入时间对应的循环数的数据,在多个相变存储器中同时写入多个数据的场合,相变存储器的写入时间比RAM的写入时间长,所以如上所述,就需要加大预取数。例如,预取数增大的话,就成为预取数单位下的同时访问,会阻碍能随机访问存储单元这样的RAM的特性。

因此,本发明的目的在于提供能隐蔽相变存储器的比较长的写入时间,实现随机写入的写入控制方法和装置。

解决课题的方案

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于尔必达存储器株式会社,未经尔必达存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710159893.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top