[发明专利]查表式数据权重平衡电路以及动态组件匹配方法

说明书

技术领域

本发明有关于一种查表式数据权重平均电路(look-up table type dataweighted average circuit，DWA)，为应用在sigma-delta调制器(sigma-deltamodulator)与数字模拟转换器(digital analog converter)等的数据转换系统(dataconversion system)。 

背景技术

一般来说，欲增进sigma-delta调制器的分辨率(resolution)，也就是若要降低信号频宽内的量化噪声(quantized noise)，有三种常用的方法：第一，提高过采样率(over-sampling ratio，OSR)；第二，增加sigma-delta调制器的阶数；第三，增加量化器的分辨率，也就是增加位(bit)数。有别于第一、第二种方法，第三种方法是直接降低整体量化噪声以达到更高分辨率，使用多位(multi-bit)架构对量化器来说只需具有该位数的线性度即可，但是对数字模拟转换器而言，其线性度(linearity)必须达到sigma-delta调制器整体线性度的水平以上。例如一个具有14位信噪比(signal to noise ratio，SNR)、三阶2位sigma-delta调制器，其中的数字模拟转换器虽然只是2位架构，但其线性度却须达到14位的水平，甚至更高。 

以3位(8个电平)的数字模拟转换器为例，其包含有7个数字模拟转换单元(DAC cell)，每一数字模拟转换单元皆包含一个电容C_S。要达到高线性度则各数字模拟转换单元的电容C_S间的不匹配(mismatch)必须极低，但这通常需要极大的电容值，在实际上不可行。因此，有文献提出利用动态选择数字模拟转换单元的电容的方法，将不匹配所造成的干扰调变到信号频宽之外，统称为动态组件匹配(dynamic element matching)，其详细操作原理，请参考Nys等人提出的一种sigma-delta模拟数字转换器电路架构(”A 19-BitLow-Power Multibit Sigma-Delta ADC Based on Data Weighted Averaging，”IEEE Journal of Solid-State Circuits，vol.32，No.7，July 1997)以及，Baird等人提出的一种增强线性度的方法(”Linearity Enhancement of Multibit Δ∑ A/D and D/A Converters Using Data Weighted Averaging，”IEEE Transactions on Circuitsand Systems II：Analog and Digital Signal Processing，vol.42，No.12，December1995)。 

发明内容

有鉴于上述问题，本发明之目的之一是提供一种数据权重平均电路，利用查表方式，来大幅提高运算速度，并且运算延迟不受数据权重平均电路的阶数以及输入数据的不同位宽度(bit width)的影响。 

为达成上述目的，本发明数据权重平均电路包含：一查表单元，内建一真值表，用以接收一输入码与一第二输出码，并根据该真值表来产生一第一输出码；以及，一存储单元，接收该第一输出码，并依据一控制信号，来更新该第二输出码。 

本发明之另一个目的是提供一种动态组件匹配方法，为根据一输入码来选择多个数字模拟转换单元，该方法包含以下步骤：依据该输入码与一第二输出码，查询一预设的真值表以产生一第一输出码；以及，接收该第一输出码，并依据一控制信号，来更新该第二输出码，其中，第二输出码系用来选择该多个数字模拟转换单元。 

本发明的特色是经由查表方式来决定数据权重平均电路的输出，故适用于任何阶数与位宽度的数据权重平均电路。当数据权重平均电路的阶数或输入数据的位宽度有所不同时，其它的硬件配置或复杂度都一样，只需调整查表单元或查表逻辑电路中的真值表即可，因此可以大幅提升运算速度并减少运算延迟。 

附图说明

图1是本发明的第一实施例的结构示意图。 

图2是本发明的第二实施例的结构示意图。 

图3是图2中查表逻辑电路所内建的真值表的一个例子。 

附图符号说明 

100、200数据权重平均电路 

110查表单元    120、232 D型触发器