[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本发明要求2007年2月9日提交的韩国专利申请10-2007-013669的优先权，其全部引入本文作为参考。

技术领域

本发明涉及半导体器件，更具体地涉及制造方法，其中基本上同时在单元区域上形成接触塞和在周边区域上形成接触塞，减少工艺步骤的数目，并形成隔离膜，以隔离源极接触塞和后续步骤的金属线，减小半导体器件的高度。

背景技术

半导体快闪存储器件包括多个存储单元、选择晶体管和高压晶体管。常见的快闪存储器件配置为串，其中多个存储单元彼此平行布置，并且在串的两端上，重复其中布置选择晶体管的结构。本发明中，存储单元和选择单元位于单元区域，高压晶体管位于周边区域。

以下栅极可以称为下部结构，在半导体器件上形成的金属线可以称为上部结构。为连接这两种结构，在下部结构和上部结构之间形成接触塞(或插塞)。

在单元区域上彼此邻接的选择晶体管之间形成的接触塞分为源极接触塞和漏极接触塞。即，当在串的一侧形成的接触塞是源极接触塞的时候，在串另一侧形成的一个接触塞是漏极接触塞。

在周边区域上的接触塞直接连接到高压晶体管或在半导体衬底上形成的接合区。

通常，用于在半导体衬底上形成接触塞的方法如下。

首先，在其上形成有多个栅极的半导体衬底上形成用于隔离上部结构和下部结构的第一绝缘膜。另外，为形成源极接触塞，在绝缘膜上形成仅在源极接触塞区具有开口的掩模，并利用蚀刻过程形成源极接触孔。随后，形成金属膜以完全填充源极接触孔，从而形成源极接触塞，然后实施化学机械抛光工艺以暴露第一绝缘膜。本发明中，源极接触塞通常用于多个串中并以线型形成。因此，为了使源极接触塞与金属线隔离，在源极接触塞和第一绝缘膜上形成第二绝缘膜。

为形成漏极接触塞，在第二绝缘膜上形成仅在漏极接触塞区具有开口的掩模，并根据掩模图案使用蚀刻过程形成漏极接触孔。随后，形成金属膜以彻底地填充漏极接触孔，然后进行化学机械抛光工艺以在周边区域上形成接触塞。

单独地进行这些形成接触塞的步骤，使得源极接触塞可以与后续金属线隔离。因此，这些独立的工艺增加了步骤的数目并因此增加生产成本和制造时间。

发明内容

本发明涉及制造半导体器件的方法，其中可以通过同时形成多个接触孔降低步骤的数目。另外，在源极接触塞上形成第一分隔膜使得后续的金属线与源极接触塞隔离，并在周边区域上形成分隔接触塞与金属线的第二分隔膜，使得可以降低用以分隔接触塞与金属线的绝缘膜的高度，以减小器件的高度。

在一个实施方案中，一种半导体器件包括形成在半导体衬底上的栅极图案，衬底限定单元区域和周边区域。在单元区域中形成第一和第二接触塞。在周边区域中形成第三和第四接触塞。在单元区域中形成第一分隔结构并覆盖第一接触塞。在周边区域中形成第二分隔结构并限定第一和第二开口，第一开口暴露第三接触塞的上部，第二开口暴露第四接触塞的上部。在第一、第二、第三和第四接触塞上形成第一、第二、和第三金属线部分。在单元区域中形成第一金属线部分并接触第二接触塞。在周边区域中形成第二金属线部分并接触第三接触塞。在周边区域中形成第三金属线部分并接触第四接触塞。第一分隔结构电学上隔离第一接触塞与第一金属部分。

一种根据本发明的半导体器件包括形成在半导体衬底上的栅极图案。一种根据本发明的半导体器件包括形成在半导体衬底上含有栅极图案的绝缘膜，并包括多个接触孔。另外，半导体器件包括形成在接触孔内的多个接触塞和形成在接触塞一部分上的第一分隔膜。另外，半导体器件包括暴露接触塞的另一部分并限定用于待形成金属线的区域的第二分隔膜以及形成在第二分隔膜之间的金属线。

另外，根据本发明的半导体器件包括形成在半导体衬底上并含有字线、选择线和栅极线的栅极图案、形成在包括所述栅极图案的半导体衬底上并含有多个接触孔的绝缘膜，和分别形成在接触孔内的多个接触塞。另外，半导体器件包括在接触塞中连接到单元区域源极的接触塞上形成的第一分隔膜、暴露接触塞中分别连接到单元区域漏极、周边区域上的接合区和栅极线的接触塞并限定待形成金属线的区域的接合区第二分隔膜，和在第二分隔膜之间形成的金属线。

第一和第二分隔膜形成为氮化物膜和氧化物膜的堆叠层，第一分隔膜的宽度大于在其下部上的接触塞的宽度，第一分隔膜的厚度小于第二分隔膜的厚度。

第一分隔膜电学上分隔在其下部上的接触塞与金属线。