[发明专利]包括凹槽式控制栅电极的半导体存储器装置

权利要求书

1.一种半导体存储器装置，包括：

半导体基底；

至少一个控制栅电极，凹进到所述半导体基底中；

至少一层存储节点层，在所述至少一个控制栅电极的侧壁和所述半导体基底之间；

至少一层隧穿绝缘层，在所述至少一层存储节点层和所述半导体基底之间；

至少一层阻挡绝缘层，在所述至少一层存储节点层和所述至少一个控制栅电极之间；

第一沟道区和第二沟道区，在所述至少一层隧穿绝缘层和所述半导体基底之间，以环绕所述控制栅电极的侧壁的至少一部分，所述第一沟道区和所述第二沟道区相互分离，

其中，所述至少一层阻挡绝缘层的介电常数大于所述至少一层隧穿绝缘层的介电常数。

2.如权利要求1所述的半导体存储器装置，其中，所述第一沟道区和所述第二沟道区通过成对的相互面对的分离绝缘层分离。

3.如权利要求2所述的半导体存储器装置，其中，所述控制栅电极关于连接所述成对的分离绝缘层的线对称。

4.如权利要求1所述的半导体存储器装置，其中，所述至少一个控制栅电极具有圆柱形形状。

5.如权利要求1所述的半导体存储器装置，其中，所述至少一个控制栅电极的半径与所述至少一层阻挡绝缘层的介电常数和所述至少一层隧穿绝缘层的介电常数之间的差成反比。

6.如权利要求1所述的半导体存储器装置，其中，所述至少一层阻挡绝缘层的厚度和介电常数互成比例。

7.如权利要求1所述的半导体存储器装置，其中，

所述至少一层隧穿绝缘层包括氧化硅层，

所述至少一层阻挡绝缘层包括介电常数大于10的高k介电层。

8.如权利要求1所述的半导体存储器装置，其中，所述至少一层存储节点层、所述至少一层隧穿绝缘层和所述至少一层阻挡绝缘层沿着所述至少一个控制栅电极的侧壁形成。

9.如权利要求1所述的半导体存储器装置，还包括：

至少一层埋入式绝缘层，在所述至少一个控制栅电极的底部和所述半导体基底之间，并且具有比所述至少一层隧穿绝缘层的厚度大的厚度。

10.如权利要求1所述的半导体存储器装置，其中，所述至少一层存储节点层包括多晶硅层、氮化硅层、金属点或硅点及金属纳米晶或硅纳米晶中的至少一个。

11.如权利要求1所述的半导体存储器装置，其中，

所述至少一个控制栅电极为凹进到所述半导体基底中的多个控制栅电极；

所述至少一层存储节点层为分别在所述多个控制栅电极的每个的侧壁和所述半导体基底之间的多层存储节点层；

所述至少一层隧穿绝缘层为分别在所述多层存储节点层和所述半导体基底之间的多层隧穿绝缘层，所述多层隧穿绝缘层中相邻的隧穿绝缘层相互接触，从而将所述半导体基底划分为第一区域和第二区域；

所述至少一层阻挡绝缘层为在所述多层存储节点层和所述多个控制栅电极之间的多层阻挡绝缘层；

所述第一沟道区在所述半导体基底的所述第一区域中的多层隧穿绝缘层的每层上，以环绕所述多个控制栅电极的每个的侧壁在所述第一区域中的部分；

所述第二沟道区在所述半导体基底的所述第二区域中的多层隧穿绝缘层的每层上，以环绕所述多个控制栅电极的每个的侧壁在所述第二区域中的部分。

12.如权利要求11所述的半导体存储器装置，其中，所述多层阻挡绝缘层的每层的介电常数比所述多层隧穿绝缘层的每层的介电常数大。

13.如权利要求12所述的半导体存储器装置，其中，所述多个控制栅电极的每个具有圆柱形形状。

14.如权利要求13所述的半导体存储器装置，其中，所述多个控制栅电极的每个的半径与所述多层阻挡绝缘层的每层的介电常数和所述多层隧穿绝缘层的每层的介电常数之间的差成反比。

15.如权利要求12所述的半导体存储器装置，其中，所述多层阻挡绝缘层的每层的厚度与所述多层阻挡绝缘层的每层的介电常数成比例。

16.如权利要求12所述的半导体存储器装置，其中，

所述多层隧穿绝缘层的每层包括氧化硅层，

所述多层阻挡绝缘层的每层包括介电常数大于10的高k介电层。