[发明专利]叠层电容器

说明书

技术领域

本发明涉及叠层电容器。

背景技术

作为这种叠层电容器，已知一种叠层电容器，其具有：长方体状的电容器素体，该电容器素体具有相互对置的长方形状的一对主面、以连接一对主面间的方式在一对主面的长边方向上延伸且相互对置的一对侧面、和以连接一对主面间的方式在一对主面的短边方向上延伸且相互对置的一对侧面；以及分别配置在在主面的长边方向上延伸的一对侧面上的多个端子电极；上述电容器素体具有：在一对主面的相对方向上层叠的多个绝缘体层；和夹住多个绝缘体层中的至少一层绝缘体层而相对地交替配置、且与对应的端子电极相连接的多个内部电极(参照例如专利文献1)。在专利文献1所记载的叠层电容器中，由于分别配置在一对侧面上的端子电极的间隔小，因此该叠层电容器中电流的流经路线非常短，因此可以使等效串联电感(ESL)变小。

[专利文献1]日本特开平9-148174号公报。

发明内容

但是，对于叠层电容器而言，根据其用途提出了提高其等效串联电阻(ESR)的进一步的要求。例如，将叠层电容器作为去耦电容器使用的情况下，提出了如下要求。在向搭载于数字电子仪器的中央处理装置(CPU)供给用的电源中，低电压化取得进展的同时，却使负载电流增大。因此，由于相对于负载电流的急剧变化将电源电压的变化限制在允许值之内变得非常困难，使得将称作去耦电容器的叠层电容器连接于电源。这样，在负载电流急剧变化时由该叠层电容器向CPU供给电流，用以抑制电源电压的变动。近年来，伴随着CPU的工作频率进一步高频率化，负荷电流高速地变得更大，从而对用于去耦电容器的叠层电容器提出了大容量化且大等效串联电阻的要求。

但是，在专利文献1所记载的叠层电容器中，没有进行为了增大等效串联电阻的研究。

本发明的目的在于提供一种在抑制等效串联电感增加的同时，可以提高等效串联电阻的叠层电容器。

本发明所涉及的叠层电容器，其特征在于，具有：电容器素体，该电容器素体为长方体状，该电容器素体具有：相互对置的长方形状的第1及第2主面、以连接第1及第2主面的方式在第1及第2主面的长边方向上延伸并相互对置的第1及第2侧面、以及以连接第1及第2主面的方式在第1及第2主面的短边方向上延伸并相互对置的第3及第4侧面，多个绝缘体层在第1及第2主面的相对方向上层叠；多个第1内部电极，配置在电容器素体内；多个第2内部电极，以在其间夹住多层绝缘体层中的至少一层且相对的方式，与多个第1内部电极交替配置在电容器素体内；第1端子电极，与多个第1内部电极电连接；第2端子电极，与多个第2内部电极电连接；连接导体，与多个第1内部电极电连接；以及绝缘体，以覆盖连接导体的全部区域的方式配置在第1端子电极与连接导体之间。第2端子电极配置在电容器素体的第2侧面上；各第1内部电极包含主电极部和以从该主电极部在第1侧面露出端部的方式延伸的第1引出部；多个第1内部电极中的至少一个第1内部电极还包含有，以从主电极部在第1侧面露出端部的方式延伸的第2引出部；连接导体不覆盖在电容器素体的第1侧面露出的至少一个第1内部电极的第2引出部的端部，连续覆盖在第1侧面露出的多个第1内部电极的第1引出部的端部的全部，且以与第1引出部的端部机械连接的方式配置在第1端子电极与第1侧面之间；绝缘体不覆盖在电容器素体的第1侧面露出的至少一个第1内部电极的第2引出部的端部；第1端子电极连续覆盖绝缘体的全部区域以及在第1侧面露出的至少一个第1内部电极的第2引出部的端部，且以与第1内部电极的第2引出部电连接的方式配置在第1侧面上。

在上述叠层电容器中，第1内部电极通过连接导体相互电连接。连接导体被绝缘体覆盖与第1端子电极电绝缘。因此，多个第1内部电极中的只有还包含第2引出部的至少一层第1内部电极不通过其它内部电极而与第1端子电极直接电连接。其结果，在上述叠层电容器中可以使等效串联电阻变大。此外，第1及第2端子电极均在第1及第2主面的长边方向上延伸且配置在相互对置的第1及第2侧面上。这样，在上述的叠层电容器中，由于第1及第2端子电极的间隔变小，该叠层电容器中电流的流经路径也变得很短，因此可以使等效串联电感变小。此外，在上述叠层电容器中，相对于连接第1内部电极的连接导体具有覆盖该连接导体的绝缘体。因此，在上述叠层电容器中，不用顾及连接导体与连接盘图形的连接关系而可以安装在基板上，并能具有通用性。