[发明专利]多处理器系统

说明书

技术领域

本发明涉及异构多处理器系统，并且涉及用于对多个处理器内核分配任务的多处理器系统。

背景技术

通常，为了加速处理器，提出了各种机制，例如高速缓冲存储器机制、分支预测机制、超级标量机制、无序机制以及SIMD机制。通过采样这些机制，改进了指令级并行程度，避免了各种延迟造成的不利结果，并且有效地使用了数据级并行，从而改进了处理器的处理能力。以上列出的机制有助于处理器的处理能力的改进，但是可能需要大的分组区域以及功率消耗作为该改进的折衷。这些机制是否有助于加速处理器取决于软件，并且还有可能出现一些完全不能提供任何处理速度改进的情况。

提出了对多个上述的处理器并行地进行操作的多处理器系统，作为用于改进系统计算能力的工具。并且近年来，由于工艺的小型化，已经实现了将多个处理器内核安装在一个芯片上的多核处理器系统。多核处理器系统在一个芯片上并行地执行软件的多个独立处理单元的多个任务。

此外，存在包括不同类型处理器内核的多核处理器，称为异构多核处理器。异构多核处理器中所提供的处理器内核包括多种类型的内核，例如通用处理器内核、DSP内核以及专用硬件处理引擎。例如，包括两个不同通用处理器内核例如CELL处理器的多核处理器也称为异构多核处理器。

在异构多核处理器中，提供了不同类型的处理器内核，并且将最适于对每个任务进行处理的处理器内核用来实现高效处理。例如，CELL处理器所具有的多核构造包括：八个最适于媒体处理的处理器内核(SPE)，以及一个最适于对诸如涉及操作系统(OS)的执行过程的通用处理进行处理的处理器内核(PPE)。

在以下相关技术文献中详细描述了CELL处理器。

相关技术文献：“10.2 The Design and Implementation ofFirst-Generation CELL Processor”D.Pham et a1.，2005IEEEInternational Solid-State Circuits Conference(ISSCC)。

在异构构造的多核处理器中，关于由哪个处理器来执行哪个任务的任务分配很重要。在相关技术的异构多核处理器中，通过软件开发者或者工具来预先统计地确定应该由哪个处理器来执行哪个任务。

然而，对于“如果存在两类仅高速缓冲存储器容量不同的处理器内核，应该把任务分配给哪个处理器内核”或者“如果一个处理器内核具有无序机制并且一个处理器内核不具有无序机制，应该把任务分配给哪个处理器内核”的选择，没有必要引入最佳统计分析。这意味着在依赖于多核处理器所提供的处理器内核类型的静态任务分配中有可能不能得到最佳解决方案。

随着在一个芯片中可能安装的处理器内核的数量由于工艺的小型化而增加，并且随着在多核处理器中提供了越来越多种内核类型，越来越难以统计地分配任务。

发明内容

本发明的一个目的是为了提供用于动态地并且高效地将任务分配给异构多核处理器中的处理器内核的多处理器系统。

根据本发明的第一方面，提供了一种包括多处理器内核和调度器的多处理器系统，该多处理器内核包括：

第一处理器内核，其具有：第一处理机制，用于改进该第一处理器内核中的数据处理的处理性能；以及性能监视器，用于收集在该数据处理中正在使用的或者已使用的硬件资源的使用信息；

第二处理器内核，其具有与该第一处理机制采用相同处理系统并且在改进性能上次于该第一处理机制的的第二处理机制。

当执行包括多个任务的应用软件并且该多个任务包括彼此相同的任务时，该调度器用于：确定将要执行的任务是否以前被执行过；当确定该任务以前未被执行过时，将该任务提供给该第一处理器内核；当确定该任务以前被执行过时，通过参考当以前执行该任务时所收集的使用信息来从该处理器内核中选择一个处理器内核；并且将该任务提供给所选择的处理器内核。

根据本发明的第二方面，提供了一种包括多处理器内核和调度器的多处理器系统，该多处理器内核包括：

第一处理器内核，其具有：多个第一处理机制，用于改进该第一处理器内核中的数据处理的处理性能，该多个第一处理机制彼此不同；以及性能监视器，用于收集数据处理中正在使用的或者已使用的硬件资源的使用信息；以及

第二处理器内核，将其配置为具有比该第一处理器内核中的所有处理机制所提供的处理性能更低的处理性能，该第二处理器内核具有至少一个第二处理机制，每个第二处理机制具有与该第一处理器内核中所提供的各个第一处理机制相等或更低的改进性能。