[发明专利]薄膜晶体管、像素结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种薄膜晶体管、像素结构及制造方法。

背景技术

近年来，由于半导体制程技术的进步，薄膜晶体管的制造越趋容易、快速。薄膜晶体管的应用广泛，例如电脑芯片、手机芯片或是薄膜晶体管液晶显示器(thin film transistor liquid crystal displayer，TFT LCD)等。以薄膜晶体管液晶显示器为例，薄膜晶体管可作为充电或放电的开关。

图1A为现有的薄膜晶体管的结构剖面示意图。现有薄膜晶体管100包括一玻璃基板110、一栅极120、一栅绝缘层130、一非晶硅层140、一N型掺杂非晶硅层150、一源极160以及一漏极170。其中，栅极120形成于玻璃基板110上，且栅极120的材料为低阻值材料。此外，栅绝缘层130覆盖住栅极120与部分的玻璃基板110。另外，非晶硅层140形成于栅绝缘层130上，以提供电子传输的沟道。上述的N型掺杂非晶硅层150(欧姆接触层)覆盖在部分的非晶硅层140上，以降低源极160与非晶硅层140以及漏极170与非晶硅层140之间的阻抗。由图1A可知，源极160与漏极170皆配置于N型掺杂非晶硅层150上。

当薄膜晶体管100的栅极120施加一正栅极电压Vg时，非晶硅层140中会形成电子沟道。另一方面，施加于源极160的数据电压，将以电流的方式由电子沟道流到漏极170，且此电流会随着栅极电压Vg上升而增加。当停止施加电压于栅极120时，非晶硅层140中的电子沟道便会消失。换言之，源极160与漏极170之间即为断路。

图1B为现有薄膜晶体管的电流-电压曲线(I-V Curve)。请参照图1B，值得注意的是，当施加于栅极120的栅极电压为负电压时，沟道中的电流也会跟着负电压的上升而增加。由于现有薄膜晶体管100在栅极120施加负电压时，仍会有电流流经非晶硅层140而形成漏电流。如图1B所示，当栅极电压为-10伏特时，源极160与漏极170间的漏电流约为6.00×10^-12毫安培。

发明内容

有鉴于此，本发明提出一种薄膜晶体管，其于关闭状态时具有较低的漏电流。

本发明提出一种薄膜晶体管的制造方法，其可制造出元件特性良好的薄膜晶体管。

本发明提出一种像素结构，其具有本发明元件特性良好的薄膜晶体管。

本发明提出一种像素结构的制造方法，其可有效制造出本发明的像素结构。

本发明提出一种薄膜晶体管，其适于配置在一基板上。本发明的薄膜晶体管包括一栅极、一栅绝缘层、一掺杂半导体层、一沟道层以及一源极与一漏极。其中，栅极配置于基板上，而栅绝缘层配置于基板上并覆盖栅极。掺杂半导体层配置于栅极上方的栅绝缘层上。此外，沟道层配置于掺杂半导体层上。另外，一源极与一漏极分别配置于沟道层上的两侧。

在本发明的薄膜晶体管中，上述的掺杂半导体层包括一N型掺杂非晶硅层。

在本发明的薄膜晶体管中，上述的掺杂半导体层含有五价元素，例如是磷、砷、或其他五族元素。

在本发明的薄膜晶体管中，上述的薄膜晶体管还包括一欧姆接触层，配置于源极与沟道层以及漏极与沟道层之间。

本发明提出一种薄膜晶体管的制造方法，其包括下列步骤。首先，提供一基板。接着，形成一栅极于基板上。之后，形成一栅绝缘层于基板上，并覆盖栅极。然后，形成一掺杂半导体层于栅极上方的栅绝缘层上。接着，形成一沟道层于掺杂半导体层上。的后，于沟道层上的两侧分别形成一源极与一漏极。

在本发明的薄膜晶体管的制造方法中，上述形成掺杂半导体层的材料包括N型掺杂非晶硅。

在本发明的薄膜晶体管的制造方法中，上述掺杂半导体层的材料含有五价元素，例如是磷、砷、或其他五族元素。

在本发明的薄膜晶体管的制造方法中，源极与沟道层以及漏极与沟道层之间，还可形成一欧姆接触层。

本发明提出一种像素结构，适于配置在一基板上。本发明的像素结构包括一栅极、一栅绝缘层、一掺杂半导体层一沟道层、一源极与一漏极、一保护层以及一像素电极。其中，栅极配置于基板上，而栅绝缘层配置于基板上，且覆盖栅极。另外，掺杂半导体层配置于栅极上方的栅绝缘层上，沟道层则配置于掺杂半导体层上。此外，源极与漏极分别配置于沟道层上的两侧。保护层至少覆盖住源极与漏极，且保护层具有一接触窗开口，以暴露出漏极。像素电极则配置于保护层上，且像素电极透过接触窗开口而与漏极电性连接。