[发明专利]用于一半导体封装结构的基板、半导体封装结构及其制造方法

说明书

技术领域

本发明涉及一种半导体封装结构及其制造方法；特别涉及一种可以提升芯片与基板接合可靠度的半导体封装结构及其制造方法。

背景技术

先进半导体封装技术已越来越普遍，例如mini-BGA(ball-grid array)技术、FBGA(fine pitch BGA)技术等等。此类封装技术，将一半导体芯片藉由一接合层与一基板，或称导线架(leadframe)，进行粘合。进一步言，接合层的材料通常一种胶状材质，封装制程先将接合层涂布于基板上预定与半导体芯片接合的区域，然后将半导体芯片放置于接合层上，施加一压力及温度至该封装结构，待接合层固化后，即可将芯片粘合于基板之上，之后芯片再藉由导线结构与基板或者外部元件相连。

图1所示为现有技术的半导体封装结构1的示意图，包含一基板11、一接合层12、一芯片13以及一导线结构14，由于基板11与芯片13仅藉由接合层12接合，因此基板11与芯片13之间的接合层12的厚度将直接影响半导体封装结构1的接合可靠度。由于封装结构的规格日趋薄型化，因此接合层的厚度也逐渐变薄，当接合层12的厚度趋薄时，基板11与芯片13之间较容易发生分层(delamination)现象，进而局部剥离，导致接合可靠度降低，损坏封装结构。同时分层现象亦将破坏芯片13与外部元件的电性连结，造成导线结构14与芯片13之间或者导线结构14与外部元件之间的连结损坏，导致电性可靠度亦随之降低。

有鉴于此，在半导体结构中，提供一可提升芯片与基板接合可靠度的半导体封装结构，乃为此一业界亟待解决的问题。

发明内容

本发明的一目的在于提供一种用于一半导体封装结构的基板、一种半导体封装结构及其制造方法，该半导体封装结构包含一基板、一接合层、及一芯片。藉由在基板上形成一凹陷区，使接合层涂布于基板上时，于凹陷区内可具有较厚的厚度，藉此增加基板与芯片的接合可靠度，降低基板与芯片分层的风险。

为达上述目的，本发明揭露一种用于一半导体封装结构的基板、一种半导体封装结构及其制造方法；首先，在基板上形成具有一预定图案的凹陷部；接着形成至少部分夹设于该凹陷部及该芯片的一第一表面间的一接合层，该接合层用以接合该芯片与该基板；然后于该芯片上布局一导电结构，以连结至一外部元件；藉此，该接合层于凹陷区内可具有较厚的厚度

为让本发明的上述目的、技术特征、和优点能更明显易懂，下文以较佳实施例配合附图进行详细说明。

附图说明

图1为现有技术的半导体封装结构的示意图；

图2为本发明的半导体封装结构的示意图；

图3a为本发明的另一半导体封装结构的示意图；

图3b为图3a所示的封装结构的基板的上视示意图；

图4为本发明的又一半导体封装结构的示意图；

图5a为应用于本发明的一基板的示意图；

图5b为应用于本发明的另一基板的示意图；以及

图5c为应用于本发明的又一基板的示意图。

主要元件符号说明：

11：基板        12：接合层

13：芯片        14：导线结构

21：基板        22：接合层

23：芯片        24：导线结构

211：凹陷部     212：周缘部

231：第一表面   232：第二表面

31：基板        32：接合层

33：芯片        34：导线结构

311：凹陷部     312：周缘部

313：穿孔区域   331：第一表面

41：基板        42：接合层

43：芯片        411：凹陷部

412：周缘部     51a：基板

511a：凹陷部    51b：基板

511b：凹陷部    51c：基板

511c：凹陷部

具体实施方式

以下将通过实施例来解释本发明内容，其关于具有较佳接合的半导体封装结构及其制造方法。然而，本发明的实施例并非用以限制本发明需在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以限制本发明。需说明者，以下实施例及附图中，与本发明无关的元件已省略而未绘示，且附图中所绘示的元件间尺寸比例关系，为说明实施例的目的，并非实际制作元件时的限制。