[发明专利]数据处理装置

说明书

技术领域

本发明涉及具备将快速存储器等存储的命令列，传输给RAM(RandomAccess Memory)执行命令的处理器的数据处理装置。

背景技术

微型计算机等的处理器，往往具备相对于主存储装置及ROM(ReadOnly Memory)等主存储装置而言比较高速而且小容量的RAM(称作“命令RAM”)，采用以命令列单位将主存储装置存储的程序，适当传输给命令RAM后执行的结构。这样，能够在可以进行高速动作的RAM上，执行大小不受命令RAM的容量的制约的程序，能够提高处理性能(这种技术往往被称作“覆盖技术(overlay technique)”)。

在上述处理器中，例如如图11所示，在命令RAM的地址中，在某个时刻T1，存放命令列P1的命令C1；在某个时刻T2，存放命令列P2的命令C2。

可是，在调试微型计算机等处理器执行的程序时，通常采用设定断开点(breakpoint)停止执行程序的手法。该手法，例如在把要停止执行的命令的地址，设定成调试装置的规定的地址同时，逐次比较被寄存器设定的地址与处理器要执行的命令的地址，两者一致时，产生中断信号，停止执行命令。

可是，对于使用覆盖技术的处理器，在现有技术的调试手法中，对于被命令RAM传输的命令列，即使设定成要停止执行的命令的地址，也在下一个命令列被命令RAM传输后，设定的地址成为无意义之物。因此，过了多个命令列后就难以调试。

例如如图11所示，分析用被命令RAM存放的命令列P1的命令C1(假设被地址A存放)使其断开时的情况。这时，作为断开点，在寄存器中设定地址A，程序计数器(PC)的值，和设定的断开点(地址A)一致时断开。

可是，在命令列P1之前，先执行命令列P2时，命令C2就被置换成命令C1的地址A，因此，被用命令列P2的命令C2断开。就是说，在偏离期望的地方，错误地产生断开。

与此不同，有的使用被标识符识别的多个程序代码，设置存放该程序代码中被执行的程序代码的命令RAM，和存储被命令RAM存放的程序代码的标识符的变量区域，在命令RAM的内容和变量区域的内容一致时断开(例如参照JP特开2003-345624号公报)。

可是，如上所述，在使用标识符的处理器中，存在以下问题。

首先，用硬件安装保持识别信息的存储区域时，不仅由于存储区域而使硬件增加，而且还需要给程序计数器(PC)和断开点的比较逻辑，追加检查RAM上的命令列的识别信息的逻辑。因此，更加成为增加硬件的要因。

另外，因为需要操作识别信息的软件处理，所以成为增加处理时间的要因。

发明内容

本发明就是针对上述问题研制的，其目的在于提供能够一边抑制硬件的增加，一边利用现有技术的调试装置及调试器，调试程序。

为了解决所述课题，本发明的一种样态，其特征在于，

是具有存放多个命令列的主存储装置和执行所述主存储装置传输的命令列的处理器的数据处理装置，

所述处理器，具备：

命令RAM，该命令RAM存放被所述主存储装置传输的命令列；

配置地址设定部，该配置地址设定部设定所述命令RAM的存储器空间上的配置地址，以便使被所述命令RAM存放的命令列的存储器空间上的配置地址，不与其它的命令列的命令RAM上的配置地址重复；

命令取出控制部，该命令取出控制部根据表示所述配置地址设定部设定的配置地址的信息——配置地址信息，判定命令取出存取的存取对象空间，按照判定结果，对于所述主存储装置及所述命令RAM中的某一个进行存取。

附图说明

图1是表示第1实施方式涉及的数据处理装置100的结构的方框图。

图2是表示处理器120的简要结构的方框图。

图3是为了讲述数据处理装置100的动作而绘制的流程图。

图4是表示第1实施方式中的命令列的配置的图形。

图5是表示第1实施方式的变形例涉及的配置地址设定部122的结构的方框图。

图6是为了讲述第2实施方式涉及的数据处理装置的动作而绘制的流程图。

图7是表示第2实施方式中的命令列的配置的图形。

图8是表示第2实施方式的变形例涉及的配置地址设定部122的结构的方框图。

图9是表示第2实施方式涉及的处理器200的简要结构的方框图。

图10是表示第3实施方式的变形例涉及的处理器300的结构的方框图。