[发明专利]半导体存储装置

权利要求书

1.一种存储模块，包含：

非易失性存储器[FLASH]；

随机存取存储器[DRAM]；

指令寄存器[图2，REG]，其中写入载入指令码，所述载入指令码从所述存储模块的外部被输入；

控制器[CTL_LOGIC]，用于控制所述非易失性存储器和所述随机存取存储器，以便在所述载入指令码被写入所述指令寄存器时，将数据从所述非易失性存储器传送到所述随机存取存储器；以及

第一端子[WAIT]，用于在将数据从所述非易失性存储器传送到所述随机存取存储器期间输出信号。

2.根据权利要求1的存储模块，还包括：

多个第二端子[/CS，/RAS，/CAS，/WE，等]，用于从所述存储模块的外部输入多个指令信号；

多个第三端子[A0-A15]，用于从所述存储模块的外部输入地址；

多个第四端子[DQ0-DQ15]，用于从所述存储模块的外部输入多个数据；

其中所述存储模块根据在写命令被输入到所述多个第二端子时从所述多个第三端子输入的地址，选择所述指令寄存器或所述随机存取存储器。

3.根据权利要求1的存储模块，

其中当所述存储模块输入指示所述非易失存储器的地址到所述多个第二端子，并且输入读命令到所述多个第一端子时，所述随机存取存储器输出从所述非易失存储器传送的数据。

4.根据权利要求1的存储模块，

其中所述指令寄存器还通过所述多个第四端子被写入所述非易失存储器的开始地址，以及

其中在载入操作中，所述控制器从写入所述指令寄存器的所述开始地址读出数据到所述随机存取存储器。

5.根据权利要求4的存储模块，

其中所述指令寄存器还通过所述多个第四端子被写入所述非易失存储器的结束地址，以及

其中在载入操作中，所述控制器从所述开始地址读出数据到所述结束地址，并写入从所述随机存取存储器读出的数据。

6.根据权利要求1的存储模块，

其中所述随机存取存储器是动态随机存取存储器；以及

其中所述动态随机存取存储器的电容等于或大于所述非易失存储器的容量。

7.根据权利要求6的存储模块，

其中所述存储模块使用SDRAM接口。

8.根据权利要求1的存储模块，

其中所述存储模块使用SRAM接口。