[发明专利]套件

说明书

技术领域

本发明涉及一种套件，特别是关于一种立体的芯片载盘的套件结构。

背景技术

集成电路(IC，integrated circuit)的生产流程是多层级的分工架构，包括了集成电路设计(IC design)、晶片制造(wafer manufacturing)、晶片针测(circuit probing)、封装(assembling)以及最终测试(finaltesting)。前述的生产分工中，晶片针测与最终测试两道检测程序，都是确保产品质量的重要关卡。

一片晶片上含有许多单元，这些单元通常被称为芯片(chip)但是并非所有的芯片皆具有良好质量，因此会进行晶片针测，测试晶片上的每一个芯片，在不良的芯片上留下记号或留存测试图(mapping file)，用以分类合格品与不合格品。接着切割晶片，将所需的芯片切割下来，进行挑拣(pickand place)作业。如图1所示，经过挑拣的合格品芯片110会一颗颗的放置在芯片载盘(chip tray)100上，以便将这些芯片运送至下一个作业处。接着，请参考图2，目前半导体厂的作业方式，是将芯片载盘100以平面方式放置于一种六格方盘120，再经由人工或机器将此六格方盘120运送至下一个作业处，但是这样的方法在运送过程中可能会因为振动而造成芯片跳动脱落，并且也会因为与外界接触面积大而造有污染危机，由于芯片的单价高昂，因此必须降低芯片损伤的可能性。

针对以上问题，目前已有一些简单的改良方法，如图3所示，是将多个芯片载盘迭放，芯片载盘102、104、106被重迭放置，可减少与外界接触面积，避免污染。然而，运用此种迭放方式进行芯片的运送时，也可能会发生芯片载盘滑落的意外；因此在实际的运送过程中，还会使用橡皮筋、束线带或魔鬼毡绑住迭放的芯片载盘。但是此方法需仰赖经验人员的操作，才能确保芯片载盘的固定。

另外，在目前的作业方式中，常以一迭芯片载盘作为计算芯片的计量方式，但会因作业人员疏失使得芯片载盘102迭放时数量过多或不足，以致于芯片110数量不准确而造成清点上的困难。

有鉴于以上缺失，本发明乃提出一种套件，可针对以上缺失提供解决的方案。

发明内容

本发明的主要目的，是提供一种用以固定多数个芯片载盘的套件，使芯片载盘在运送过程中稳定，不使高价值的芯片受到损伤。

本发明的另一目的，是提供一种用以固定多数个芯片载盘的套件，可适用于低压包装，不致破坏包装的密封特性。

本发明的又一目的，是提供一种用以固定多数个芯片载盘的套件，可避免芯片载盘被错误放置(incorrect-placement)。

本发明的再一目的，是提供一种用以固定多数个芯片载盘的套件，可防止静电对芯片造成破坏。

本发明的再一目的，是提供一种用以固定多数个芯片载盘的套件，可避免芯片载盘迭放时数量过多或不足，导致芯片数量难以清点。

为达到上述的目的，本发明提供一种用以固定多数个芯片载盘的套件，这些芯片载盘组合成一整体，而此整体具有多数个角。其中此套件包含一可以大致包围整体的框架，并且框架可以至少部分覆盖该些角。

本发明进一步提供一种用以固定多数个芯片载盘的套件，这些芯片载盘组合成一整体，其中此套件包含一可以大致包围整体的框架，此框架具有一开口以及至少一弹性装置，其中的开口可供该些芯片载盘移入或移出该套件，而弹性装置是用以抵持该整体。

本发明再进一步提供一种用以固定多数个芯片载盘的套件，这些芯片载盘组合成一整体，而此整体具有多数个角。其中此套件包含一框架，且框架具有多数个转折角，其中至少一转折角相异于其它转折角。

本发明的套件其优点在于，用以固定多数个芯片载盘，使芯片载盘在运送过程中稳定，不使高价值的芯片受到损伤，可适用于低压包装，不致破坏包装的密封特性，可避免芯片载盘被错误放置(incorrect-placement)，可防止静电对芯片造成破坏，可避免芯片载盘迭放时数量过多或不足，导致芯片数量难以清点。

附图说明

图1是公知的芯片载盘示意图；

图2是公知的六格方盘示意图；

图3是公知的芯片载盘堆栈示意图；

图4是本发明一较佳实施例的套件立体图；

图5是本发明一较佳实施例的套件的底面示意图；

图6是本发明一较佳实施例的包装体立体图。

主要组件符号说明

100芯片载盘

101环状凸沿

110合格品芯片