[发明专利]在化学机械抛光期间调节低k对铜除去速率的方法和浆料

说明书

技术领域

本发明一般地涉及在半导体晶片上的金属衬底(例如铜衬底)的化学机械平面化(CMP)及其使用的浆料组合物。具体而言，本发明涉及一种可有效用于铜CMP的CMP浆料组合物，其含有用于在铜的化学机械平面化过程中控制某些低k薄膜的除去速率的非离子碳氟化合物表面活性剂和过氧化氢。

背景技术

有许多材料可用于诸如半导体晶片的集成电路的制造中。这些材料通常分为三种类型——介电材料、粘合和/或阻挡层、以及传导层。在工业中已知可使用的各种衬底例如是诸如TEOS、PETEOS的介电材料、诸如黑金刚石的低k介电材料；诸如钽、钛、氮化钽、氮化钽的阻挡层/粘合层；诸如工业中已知的铜、铝、钨和贵金属的传导层。

本发明涉及用于铜的浆料。普通的制备工艺使用雾状花纹型结构的铜。在上述制备工艺期间，大量过量的铜沉积在晶片的表面。典型地，采用多步骤铜CMP工艺，包括过多铜的初始除去和平面化，也称为步骤1铜CMP工艺、接着是阻挡层CMP工艺。因此，在许多步骤1铜CMP工艺中，铜是暴露于CMP浆料的唯一衬底材料，生产者利用铜浆料得到非常高的铜除去速率。然而，当其它材料开始出现或将要出现在衬底表面上时，生产者转换至阻挡层浆料。阻挡层CMP工艺通常被称为阻挡层或步骤2铜CMP工艺。步骤2铜CMP工艺包括使用至少一种另外的浆料，其在步骤1抛光后使用，从而提供更软的着陆。

以前，一直认为铜和粘合-促进层和/或扩散阻挡层的除去速率必须都超过电介质的除去速率，以便当电介质的升高部分暴露时，抛光才有效地停止。铜除去速率对电介质基质除去速率的比值称为包括铜、钽和介电材料的衬底在CMP加工期间与电介质相关的铜的除去的“选择性”。钽除去速率对电介质基质除去速率的比值称为在CMP工艺期间与电介质相关的钽的除去的“选择性”。当使 用对与电介质的相关的铜和钽除去具有高选择性的CMP浆料时，铜层容易被过抛光而在铜通道和沟中产生下陷或“形成凹坑”效应。不适合于半导体制造的另一种特征畸变称作“侵蚀”。侵蚀是介电场和铜通道或沟密集阵列之间的形貌差异。在CMP中，密集阵列中的材料以比周围的介电场更快的速率被除去或侵蚀。这导致了介电场和密集铜阵列之间的形貌差异。

在铜的化学机械平面化期间，可产生缺陷，例如不需要的颗粒的沉积和表面粗糙。一些具体缺陷类型包括模糊(hoze)、凹坑(pits)、刮痕、凸起(mound)、浅凹(dimple)和堆垛层错(stacking faul)。已经公开了用于降低缺陷率的铜CMP的多种浆料组合物体系使用不同类型的研磨颗粒。

由于不同的IC芯片设计和制造工艺，不同的消费者需要各种衬底材料的不同除去速率。当用阻挡层浆料抛光时，三种材料在至少一段抛光时间中将通常以这样一种结构存在：诸如钽和/或TaN的阻挡层材料、铜和诸如PETEOS的基础介电材料。更近期的制造工艺还可具有被布置在待抛光表面的一或多个低k层。

本发明相关联的方法需要将前述的组合物(正如在前所公开的)用于包括金属和介电材料的衬底的化学机械平面化。在所述方法中，衬底(例如晶片)被面朝下放置在抛光衬垫上，该衬垫被固定在CMP抛光机的旋转压盘上。在该方法中，待抛光和待平面化的衬底放置为直接与抛光衬垫相接触(可理解的是它们之间放置有液体或浆料层)。在CMP处理期间当压盘和衬底旋转时，晶片承载系统或抛光头被用于将衬底固定在适当的位置以及向衬底的背侧施加向下的压力。在CMP处理期间，将抛光组合物(浆料)施加(通常为连续地)到衬垫上，从而实现材料的除去而使衬底平面化。当然，本发明还包括已知的变化，其中将一些或全部磨料放在抛光衬垫上。

本发明的浆料组合物和相关联的方法对多种衬底包括介电常数小于33(低k材料)的某些介电材料的CMP都是有效的。诸如Black Diamond的疏水的低k介电膜通常用于IC芯片中，从而降低电子设备中导体和绝缘体之间的“串话干扰”。代表性的低k材料和这些材料的沉积方法概括如下。

销售商                      商品名          沉积方法      材料

Air Products and Chemicals  MesoElk       旋涂          杂化有机-无机

Applied Materials           Black Diamond 化学气相沉积  碳掺杂氧化物

第2代 Black Diamond(介电常数小于2.4)