[发明专利]一种电容器及半导体结构的制造方法

说明书

技术领域

本发明涉及一种半导体结构的制造方法，特别是涉及一种电容器的制造方法。

背景技术

随着电子产品的发展，半导体技术已经广泛地运用来制造内存、中央处理器、液晶显示器、发光二极管、激光二极管以及其它电子组件或芯片组。为了达到高集成密度和高速的要求，半导体集成电路的尺寸正逐步地微缩化，且不同的材料，例如铜质和具有超低介电常数的介电材料，以及用来克服这些原料所衍生的制造障碍(manufacturing obstacles)及其它要求事项的技术也被建议一同使用。另外，高线性金属氧化物半导体电容器(high-linearitymetal-oxide-semiconductor capacitor)和制造金属氧化物半导体电容器的方法，也被建议用在前端工艺(front-end process)中，例如在尚未形成内层介电层(inter layer dielectric layer)之前，来制造半导体电容器。

请参照图1，图1是根据现有技术所示的一种传统高线性金属氧化物半导体电容器的结构剖面图。首先提供一空白硅基材100。进行一个注入工艺(implantation process)，借以在空白硅基材100中形成一个底部电极110。在向底部电极110内注入掺杂质之后，在底部电极110上形成氧化硅层120，并在氧化硅层120上形成多晶硅层130。其中氧化硅层120和多晶硅层130分别作为电容器的电容器介电层(capacitor dielectric layer)和上方电极(topelectrode)。

由于氧化硅层120形成于用来形成底部电极110的离子注入工艺之后，且在形成氧化硅层120的热氧化工艺中，会发现位于底部电极110的掺杂质往外扩散。而向外扩散的掺杂质会参与氧化硅层120的形成，而造成氧化硅层120的厚度意外地增加。例如，电容器的氧化硅层120厚度大约是核心金属氧化物半导体晶体管或是输入/输出金属氧化物半导体的栅氧化层厚度的1.5倍。因此氧化硅层120厚度的增加，将使图1所示的电容器的预设电子特性产生偏移。

因此有必要提供一种工艺简单的电容器制造方法，可改善现有工艺使电容器的介电层产生非预期性增厚，而影响电容器预设电子特性的问题。

发明内容

本发明的所要解决的技术问题在于提供一种电容器及半导体结构的制造方法，通过一种工艺简单的制造方法，克服现有工艺使电容器的介电层产生非预期性增厚，而影响电容器预设电子特性的问题。

为了实现上述目的，本发明提供一种电容器的制造方法，可改善现有工艺使电容器的介电层产生非预期性增厚，而影响电容器预设电子特性的问题。该方法包括：在基材上形成一介电层。在介电层上形成一导电层。在形成介电层之后，注入掺杂质以在介电层下方形成一导电区。其中，该导电层可作为电容器的上方电极，该导电区则作为电容器的底部电极。

为了实现上述目的，本发明还提供了一种半导体结构的制造方法，包括：在一基材的一晶体管区与一电容器区中形成一介电层；在该介电层上形成一导电层；形成一光刻层以覆盖该导电层位于该晶体管区中的一第一区，并暴露出该导电层位于该电容器区中的一第二区；注入掺杂质以穿过未被该光刻层覆盖的位于该电容器区中的钙第二区的该介电层和该导电层，以在该电容器区中形成一底部电极；以及图案化该介电层和该导电层以在该电容器区中形成一上方电极和一电容器介电层，并在该晶体管区中形成一栅极和一栅介电层。

本发明通过调整离子掺杂的工艺顺序，来避免电容器的底部电极的离子掺杂质，随着氧化硅层的热氧化制程而往外扩散，进而造成氧化硅层的厚度意外地增加。以改善现有工艺使电容器的介电层产生非预期性增厚，而影响电容器预设电子特性的问题。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1是根据现有技术所示的一种传统高线性金属氧化物半导体电容器的结构剖面图；

图2A至图2G是根本发明的一实施例所示的一系列形成电容器和场效应晶体管的制作工艺的结构剖面图；

图2H至图2I是根本发明的一实施例所示的一系列掺杂工艺的结构剖面图；以及

图3示出了具有多个指状结构(poly finger structures)的电容器的介电层的崩溃电压。

【主要组件符号说明】

100：空白硅基材        110：底部电极

120：氧化硅层          130：多晶硅层

200：基材              201：电容器区

202：晶体管区          202t：晶体管