[发明专利]存储体测试方法

说明书

技术领域

本发明是有关于一种存储体测试方法，且特别是有关于一种对嵌入式系统的随机存取记忆进行测试的方法。

背景技术

随着半导体制程尺寸不断缩小，IC设计规模越来越大，高度复杂的IC产品正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。一方面随着半导体制程尺寸的缩小，嵌入式存储体可能存在的缺陷类型越来越多，且存储体紧密的结构特征使其更容易受到各类缺陷的影响。另一方面，随着IC产品的复杂度的提高，ROM、RAM、EEPROM在IC产品中的应用比重将随之增高。目前各家厂商多数使用存储体耐压测试(RAM Stress Test，RST)程序跑循环程序(Loop)以测试稳定性，RST程序可测试稳定度，亦可测试故障的芯片。然而，RST程序的主要测试点仅为地址线(Address Line)与跳线(Jump)，而常使测试效果无法有效执行，浪费许多时间。如此，如何研发出一种存储体测试方法，可有效改善上述所带来的缺点，以加速完成测试的时间，实乃相关从业者目前刻不容缓的一重要课题。

发明内容

本发明的目的是在提供一种存储体测试方法，以供快速测试随机存取存储体，减少人为控制的机会。

根据上述的目的，本发明是提供一存储体测试方法，该方法应用于一嵌入式系统中，是于嵌入式系统开机时，首先启动一只读存储器中的初始化程序，利用初始化程序而驱动一随机存取存储体，并将初始化程序本身复制于随机存取存储体的一第一区域上，接着由网络来源存入一测试程序于随机存取存储体的一第二区域上，使得初始化程序启动此测试程序，而开始对随机存取存储体上第一、二区域以外的一第三区域以循环方式进行测试，直到测试程序发现错误或者被停止为止。

依照本发明的一实施例，测试程序可对随机存取存储体上的第三区域进行数据线测试、地址线测试、数据增/减测试、延迟存取测试、承载测试及随机测试，测试程序并于无误时重复其测试顺序，或发现错误时，停止测试的进行。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下：

图1是本发明嵌入式系统的相关组件配置图；

图2是本发明存储体测试方法的流程图；

图3是本发明测试程序的细部流程图。

其中，附图标记：

1：嵌入式系统         32：第二区域

10：电路板            33：第三区域

20：只读存储器        40：服务器

201：初始化程序       41：测试程序

30：随机存取存储体    201-204：步骤

31：第一区域          2041-2047：步骤

具体实施方式

本发明揭露出一种存储体测试方法，请参阅图1所示，是本发明中嵌入式系统的相关组件配置图。该方法应用于一嵌入式系统1(如：行动电话、MP3装置等)，于本发明的一较佳实施例中，此嵌入式系统1内的一电路板10上配置有一只读存储器20(read only memory，ROM，如：PROM、EPROM、EEPROM或Flash)及一随机存取存储体30(random access memory，RAM，如：DRAM或SRAM)，随机存取存储体30为一种可被读取及写入的存储体(Memory)，为嵌入式系统1主要的储存区域，使得嵌入式系统1所接受或发出的指令和数据皆可暂时存放于随机存取存储体30中，可帮助嵌入式系统1的工作，且随机存取存储体30的质量(如：容量及耐用的稳定性)会影响嵌入式系统1计算的速度。而只读存储器20是一种半导体存储体，其特性是不会因为电源关闭而消失，其内常驻有一初始化程序201(boot-loader或U-boot)，初始化程序201是于嵌入式是统1开机后，而首先被嵌入式是统1启动，使得初始化程序201可启动随机存取存储体30以及电路板10上其它的组件装置，使其可开始正常运作。

当嵌入式系统1被开机，而启动其初始化程序201后，请参阅图2所示，是本发明存储体测试方法的流程图。嵌入式系统1便使初始化程序201依据下列方式达到测试嵌入式系统1内随机存取存储体30的目的：

步骤201，驱动嵌入式系统1内的随机存取存储体30：