[发明专利]并联IGBT动态均流方法和装置有效
| 申请号： | 200710166051.1 | 申请日： | 2007-10-30 |
| 公开（公告）号： | CN101425798A | 公开（公告）日： | 2009-05-06 |
| 发明（设计）人： | 杨广明;张飞;何耀华;周伟;袁海龙;韦世敏 | 申请（专利权）人： | 比亚迪股份有限公司 |
| 主分类号： | H03K17/08 | 分类号： | H03K17/08;H03K17/60 |
| 代理公司： | 北京润平知识产权代理有限公司 | 代理人： | 王凤桐;吴德明 |
| 地址： | 518119广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 并联 igbt 动态 方法 装置 | ||
1.一种并联IGBT动态均流方法，其中，该方法包括：
检测并联IGBT的各路IGBT输出的电流信号或电压信号；
根据各路电流信号或电压信号出现和关断的时间，确定并联IGBT的各路IGBT之间的导通时间差和关断时间差；以及
根据导通时间差和关断时间差产生用于驱动并联IGBT的多路PWM波形，该多路PWM波形使得所驱动的并联IGBT的各路IGBT的输出波形同步；
其中，所述根据导通时间差和关断时间差产生用于驱动并联IGBT的多路PWM波形的步骤包括：分别比较导通时间差与导通时间差设定值和关断时间差与关断时间差设定值的大小；并根据比较结果产生多路PWM波形，其中：
当导通时间差小于或等于导通时间差设定值且关断时间差小于或等于关断时间差设定值时，则产生多路上升沿和下降沿均同步的PWM波形；
当导通时间差大于导通时间差设定值且关断时间差小于或等于关断时间差设定值时，则根据导通时间差产生多路使得所驱动的并联IGBT的各路IGBT之间的导通时间差小于导通时间差设定值的仅上升沿不同步的PWM波形；
当导通时间差小于或等于导通时间差设定值且关断时间差大于关断时间差设定值时，则根据关断时间差产生多路使得所驱动的并联IGBT的各路IGBT之间的关断时间差小于关断时间差设定值的仅下降沿不同步的PWM波形；
当导通时间差大于导通时间差设定值且关断时间差大于关断时间差设定值时，则根据导通时间差和关断时间差产生多路使得所驱动的并联IGBT的各路IGBT之间的导通时间差小于导通时间差设定值且关断时间差小于关断时间差设定值的上升沿和下降沿均不同步的PWM波形。
2.一种并联IGBT动态均流装置，其中，该装置包括彼此相连的电流采集模块和控制模块，所述电流采集模块用于检测并联IGBT的各路IGBT输出的电流信号并将检测到的电流信号输出到控制模块，所述控制模块用于根据各路电流信号出现和关断的时间，确定各路IGBT之间的导通时间差和关断时间差，并根据导通时间差和关断时间差产生用于驱动并联IGBT的多路PWM波形，该多路PWM波形使得所驱动的各路并联IGBT的输出波形同步，其中，所述控制模块分别比较导通时间差与导通时间差设定值，和关断时间差与关断时间差设定值的大小，并根据比较结果产生多路PWM波形，其中
当导通时间差小于或等于导通时间差设定值且关断时间差小于或等于关断时间差设定值时，产生多路上升沿和下降沿均同步的PWM波形；
当导通时间差大于导通时间差设定值且关断时间差小于或等于关断时间差设定值时，根据导通时间差产生多路使得所驱动的各路并联IGBT的导通时间差小于导通时间差设定值的仅上升沿不同步的PWM波形；
当导通时间差小于或等于通时间差设定值且关断时间差大于关断时间差设定值时，根据关断时间差产生多路使得所驱动的各路并联IGBT的关断时间差小于关断时间差设定值的仅下降沿不同步的PWM波形；
当导通时间差大于通时间差设定值且关断时间差大于关断时间差设定值时，根据导通时间差和关断时间差产生多路使得所驱动的各路并联IGBT的导通时间差小于导通时间差设定值且关断时间差小于关断时间差设定值的上升沿和下降沿均不同步的PWM波形。
3.根据权利要求2所述的装置，其中，所述控制模块为数字信号处理器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于比亚迪股份有限公司，未经比亚迪股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710166051.1/1.html，转载请声明来源钻瓜专利网。
