[发明专利]光掩膜及其制造方法

说明书

技术领域

本发明涉及一种集成电路的制造，特别是涉一种相位偏移光掩膜(Phase-shifting Mask)及其制造方法。

背景技术

晶片制造者所设计的集成电路，其密集程度的关键尺寸允差水准逐渐增加至32nm的技术规格。为了达到上述较低特征尺寸的目的，因此相位偏移光掩膜逐渐被晶片制造者所采用，而舍弃二元式光掩膜(Binary Mask)。

传统的光源和镜片或双层光掩膜不能一致地将具有较窄的元件线宽的晶片设计转换至晶圆之上。由于在曝光步骤中，相位偏移光掩膜可以使光线在光刻胶上的效果清晰化，因此可以提供晶圆较小元件尺寸的图案。

相位偏移光掩膜传统上包括一个沉积在石英基材的罩幕层，例如硅化钼层。接着以，例如干式蚀刻图案化罩幕层，以定义出一个即将转印至晶圆上的线路图案。传统的相位偏移光掩膜的制备技术是采用一个正向光刻胶来遮罩元件图案，以进行单一次曝光。采用光栅扫描技术，例如辐射微影，来图案画此一正向光刻胶。在一些实际运用上，每一个的相位偏移光掩膜需要将近100分钟的曝光时间。

因此有必要提供一种相位偏移光掩膜的制程方法，使用更多有效率的图案化工具，例如向量扫描(Vector Scanning)，以遮罩元件图案，以增进制程产量。

发明内容

本发明的目的在于，克服现有的技术存在的缺陷，而提供一种新型的相位偏移光掩膜的高效率制程方法，所要解决的技术问题是使其借由两个独立曝光制程来制备相位偏移光掩膜，具有用来定义元件图案的边界的罩幕图案，以一致地将具有较窄的元件线宽的晶片设计转换至晶圆之上，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种微影方法，其包括以下步骤：提供一基材，使该基材具有一相位偏移层形成于该基材上，且该基材具有一衰减层形成于该相位偏移层之上；对该相位偏移层和该衰减层进行第一次曝光；蚀刻该相位偏移层和该衰减层，以定义出一元件图案区；对该衰减层进行第二次曝光，其中该第二次曝光只针对进行一后续蚀刻之后会余留于该基材上的一部份该衰减层进行曝光；以及进行该后续蚀刻。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的微影方法，其中进行该第一次曝光的步骤包括图案化形成于该衰减层和该项位偏移层上的一第一罩幕层，而进行该第二曝光步骤包括：在该衰减层之上形成一第二罩幕层；以及图案化该第二罩幕层，借以使只有一部分该衰减层被该第二罩幕层所覆盖。

前述的微影方法，其中形成该第二罩幕层的步骤包括，在该衰减层上涂布一负向光刻胶层。

前述的微影方法，其中图案化该第二罩幕层的步骤包括，使用一电子束曝光机对该第二罩幕层进行曝光。

前述的微影方法，其中所述的第一罩幕层包括一第一光刻胶层，该第二罩幕层包括一第二光刻胶层。

前述的微影方法，其中所述的衰减层是一金属层。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种光掩膜，其包括：一基材；一元件图案区，位于该基材之上；一罩幕图案，用来定义该元件图案区的边界；以及一管理图案区，用来定义该罩幕图案的边界。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的光掩膜，其中所述的罩幕图案的材质含铬。

前述的光掩膜，其中所述的元件图案区包括相位偏移材料。

前述的光掩膜，其中所述的相位偏移材料包括硅化钼。

前述的光掩膜，其中所述的管理图案区包括一罩幕特征该罩幕特征提供一对准图案给一条码及一对准点二者其中之一。

前述的光掩膜，其是借由下述步骤所形成：提供一基材，使该基材具有一相位偏移层形成于该基材上，且该基材具有一衰减层形成于该相位偏移层之上；对该相位偏移层和该衰减层进行第一次曝光；蚀刻该相位偏移层和该衰减层，以定义出一元件图案区；对该衰减层进行第二次曝光，其中该第二次曝光只对进行一后续蚀刻之后会余留于该基材上的一部份该衰减层进行曝光；以及进行该后续蚀刻。

前述的光掩膜，其中进行该第一次曝光的步骤包括图案化形成于该衰减层和该项位偏移层上的一第一罩幕层，而进行该第二曝光步骤包括：在该衰减层之上形成一第二罩幕层；以及图案化该第二罩幕层，借以使只有一部分该衰减层被该第二罩幕层所覆盖。

前述的光掩膜，其中所述的第二罩幕图案是使用一电子束曝光机来进行定义。