[发明专利]一种集成电路装置及存储矩阵

说明书

技术领域

本发明涉及一种半导体装置，特别是涉及一种具有电阻式存储单元的存储矩阵及集成电路装置。

背景技术

电阻式存储矩阵(resistive memory array)广泛地应用在集成电路装置中，典型的电阻式存储矩阵中的存储单元的电阻装置至少具有两个状态：高电阻状态和低电阻状态。存储单元的状态可由外加电压控制，不同的状态会决定通过存储单元的电流量的不同。

图1所示是一种传统电阻式存储矩阵的一部分，其中包含有多个电阻单元成行成列地排列。以位于列i-1和行j-1的存储单元2为例，该存储单元2包含选择晶体管4和电阻单元6，其中选择晶体管4连接到字符线WL_j-1，而电阻单元6连接到位线BL_i-1，而且选择晶体管4控制选择电阻单元6。

根据目前电阻式存储矩阵的研究，相变化存储(phase change memory，PCM)公认可能是下一代非挥发性存储(non-volatile memory)的主流，PCM存储单元的操作是基于电性诱导硫族化合物材料(chalcogenide material)产生相变化，通常为Ge₂Sb₂Te₅(GST)。存储单元的两个逻辑状态分别称为复位状态与设定状态(reset and set states)，各对应于活性硫族化合物具有高电阻的非晶态和具有低电阻的结晶态，产生于此硫族化合物材料里的焦耳热效应可导致此材料发生相变化，其中包含非晶态和结晶态之间的相变化。非晶态会在材料融化和快速冷却时出现，而当硫族化合物在高温中维持一段时间后则会呈现结晶态，其中此温度必须低于硫族化合物的熔点。

一般而言，电阻式存储单元需要高操作电流，特别是硫族化合物材料需要高电流以产生足够的焦耳热效应。双极结型晶体管(bipolarjunction transistors，BJT)通常比金属氧化物半导体(metal-oxide-semiconductor，MOS)较适合于提供较高的驱动电流。相较于MOS，BJT具有较不易生产且生产成本高等缺点，然而，另一方面，MOS则需要比BJT大的芯片空间来提供与BJT相同的电流量，因此设计者必须权衡于生产成本和芯片面积两者之间。故需要可以提供电阻单元足够的电流量，同时又可以节省芯片面积的选择晶体管的结构与制造方法，来解决上述讨论的问题。

发明内容

本发明的所要解决的技术问题在于一种集成电路的装置及存储矩阵，克服现有技术中芯片面积较大、生产成本较高的问题。

为了实现上述目的，本发明提供一种集成电路装置，其中该晶体管包含一第一、一第二和一第三接点；一第一接触栓塞连接晶体管的第一接点；一第二接触栓塞连接晶体管的第一接点；一第一电阻式存储单元；以及一第二电阻式存储单元。其中第一和第二电阻式存储单元各具有两个端点，第一电阻式存储单元具有一第一端点和一第二端点，第一端点连接第一接触栓塞；而第二电阻式存储单元具有一第三端点和一第四端点，第三端点连接第二接触栓塞。

为了实现上述目的，本发明还提供一种包含晶体管的集成电路装置，此晶体管包含一第一、一第二和一第三接点，一个接触栓塞连接第一接点，一条金属线连接接触栓塞并覆盖在此接触栓塞之上；一第一电阻式存储单元具有一第一底电极、一第一电阻组件以及一第一顶电极，该第一电阻组件位于该第一底电极与该第一顶电极之间，其中该第一底电极连接金属线并覆盖在此金属线之上，且该第一底电极的截面积小于该第一电阻组件的截面积，且该第一顶电极的电阻率大于或等于该第一底电极的电阻率；以及一第二电阻式存储单元具有第二底电极、一第二电阻组件以及一第二顶电极，该第二电阻组件位于该第二底电极与该第二顶电极之间，其中该第二底电极连接此金属线并覆盖在此金属线之上，且该第二底电极的截面积小于该第二电阻组件的截面积，且该第二顶电极的电阻率大于或等于该第二底电极的电阻率。