[发明专利]采用保护的催化剂层的碳纳米管集成电路器件及其制造方法

说明书

技术领域

本发明涉及集成电路器件及其制造方法，更具体地，涉及碳纳米管器件及其制造方法。

背景技术

对高度集成的半导体器件的日益增长的需求极大地减少了半导体器件的设计规则并提高了半导体器件的工作速度。相应地，降低了互连的线宽并且增加了互连的电流密度。因此，格外的需要具有改进的的特性的互连材料。

碳纳米管可以提供高导电性以及优异的填隙特性，并因此可能适合在制造高度集成器件的互连和触点中使用。通常，为了采用碳纳米管来形成互连和触点，可形成催化剂层并从催化剂层生长碳纳米管。

催化剂层可以包括在下面的互连层上形成的薄过渡金属层。在制造集成电路器件中所采用的蚀刻工艺期间，催化剂层易于被损坏。当催化剂层被损坏时，碳纳米管可能不能适当地生长，这可能降低集成电路器件的特性。

用来形成催化剂层的过渡金属可能表现出对氧化物层较差的粘附性。例如，由于氧化物层和催化剂层之间较差的粘附性，可以容易地将在由这种过渡金属形成的催化剂层上直接形成的氧化物层间介电层从下面的层上分离。这可能增加缺陷率。

发明内容

本发明的一些实施例提供制造集成电路器件的方法。形成包括在衬底上的互连层、在互连层上的催化剂层以及在催化剂层上的缓冲层的叠层。在缓冲层上形成层间介电层。穿过层间介电层形成孔以暴露缓冲层的部分。去除缓冲层的暴露部分以暴露催化剂层的部分。在催化剂层的暴露部分上生长碳纳米管。形成穿过层间介电层的孔的步骤可以包括采用缓冲层作为蚀刻停止物执行第一蚀刻工艺，以及去除缓冲层的暴露部分以暴露催化剂层的部分的步骤可以包括执行第二蚀刻工艺。第一和第二蚀刻工艺可以具有不同的蚀刻选择性。例如，第一蚀刻工艺可以包括干式蚀刻工艺以及第二蚀刻工艺可以包括湿式蚀刻工艺。在一些实施例中，第一和第二蚀刻工艺可以包括分别不同的干式蚀刻工艺。

在一些实施例中，形成包括在衬底上的互连层、在互连层上的催化剂层以及在催化剂层上的缓冲层的叠层的步骤可以包括：在衬底上淀积导电材料层，在导电层上淀积催化剂材料层，在催化剂材料层上淀积缓冲材料层以及对缓冲材料层、催化剂材料层以及导电材料层进行构图以形成叠层。在另一些实施例中，形成包括在衬底上的互连层、在互连层上的催化剂层以及在催化剂层上的缓冲层的叠层的步骤可以包括：在衬底上淀积导电材料层，在导电层上淀积催化剂材料层以及对导电材料层和催化剂材料层进行构图以在导电图形上形成催化剂图形。可淀积缓冲材料层以适合(conform to)催化剂图形的顶面以及催化剂图形和导电图形的侧壁。可对缓冲材料层进行构图以暴露衬底的邻近催化剂图形和导电图形的侧壁的部分。

在另一些实施例中，形成包括有在衬底上的互连层、在互连层上的催化剂层以及在催化剂层上的缓冲层的叠层的步骤可以包括：在衬底上的介电层中形成大马士革(damascene)导电层，在大马士革导电层上淀积催化剂材料层，在催化剂材料层上淀积缓冲材料层以及对缓冲材料层和催化剂材料层进行构图以在大马士革导电层上留下催化剂层和缓冲层。

在本发明的另一些实施例中，集成电路器件可以包括衬底和包括在衬底上的互连层、在互连层上的催化剂层以及在催化剂层上的缓冲层的叠层。可以在缓冲层上布置层间介电层，以及碳纳米管触点可以延伸穿过层间介电层和缓冲层以接触催化剂层。

本发明的一些实施例可以提供制造具有改进的特性的集成电路器件的方法。

本发明的一些实施例还可以提供具有改进的特性的集成电路器件。

根据本发明的一些方面，提供了一种制造集成电路器件的方法。该方法包括：在半导体衬底上顺序地形成下部互连层、催化剂层和缓冲层，形成层间介电层以覆盖缓冲层，形成穿过层间介电层的接触孔以便可以部分地暴露缓冲层的顶面，去除缓冲层的由接触孔暴露的部分以便可以暴露催化剂层的顶面，以及从催化剂层的由接触孔暴露的部分生长碳纳米管以便可以采用碳纳米管填充接触孔。

根据本发明的其它方面，提供了一种制造集成电路器件的方法。该方法包括：在半导体衬底上形成具有凹槽的第一层间介电层，通过采用导电层填充凹槽形成大马士革互连层，在大马士革互连层和第一层间介电层上形成用于形成催化剂层的导电层和用于形成缓冲层的薄膜，通过对薄膜和导电层进行构图而在大马士革互连层上形成催化剂层和缓冲层，在第一层间介电层和缓冲层上形成第二层间介电层，形成穿过第二层间介电层的接触孔以便可以暴露缓冲层的顶面，去除缓冲层的由接触孔暴露的部分以便可以暴露催化剂层的顶面，以及从催化剂层的由接触孔暴露的部分上生长碳纳米管以便可以采用碳纳米管填充接触孔。