[发明专利]堆叠封装及其制造方法

说明书

相关申请的交叉引用

本申请基于35USC§119，要求享有于2007年1月23日在韩国知识产权局提交的韩国专利申请No.10-2007-0007253的优先权，其全部内容在此引入作为参考。

技术领域

本发明涉及一种堆叠封装及其制作方法，并且尤其涉及到一种能够提高在彼此堆叠的半导体芯片之间的电连接特性、并提高封装产量的堆叠封装，以及该堆叠封装的制作方法。

背景技术

最近几年，消费者需求已经逐渐转向小、轻、高速和高容量的电子产品。为了满足对小型电子产品的需求，半导体芯片封装已变得越来越小和越来越轻。为了满足上述需求，研究方向已逐渐转移到封装技术，比如其中不再使用现有引线键合方法的倒装芯片，以使得半导体芯片不与晶片分离的状态来封装的晶片级封装，等等。

特别是，以如下结构开发了堆叠封装，在所述结构中，利用在半导体芯片中形成的贯通通孔来形成金属贯通电极，这些金属贯通电极随后彼此直接连接，使得半导体芯片彼此直接连接。在这样的情况下，由于没有使用键合引线，所以堆叠封装能够具有小的外形因数(form-factor)。另外，因为金属贯通电极的长度比键合引线的长度短，所以高性能、高速和低能耗的堆叠封装成为可能。

图1是显示传统堆叠封装的结构的截面图，图2是显示在切割成单个半导体芯片之前的晶片的平面视图。

参考图1和2，金属衬垫40和钝化层(未表示)首先被堆叠在半导体芯片90上，随后被图案化。接下来，在半导体芯片90上形成再分布图案35，该再分布图案35将金属衬垫40电连接到在与金属衬垫40分开的位置处的金属贯通电极30。

形成再分布图案35的方法如下：首先，在由划线80所定义的区域中设置金属贯通电极30的位置，该划线80是单独边界线或半导体芯片90的切割线，并且利用激光钻孔在金属贯通电极30的位置处形成贯通通孔95。籽晶金属层34被沉积在贯通通孔95中，并随后通过包括曝光和显影工艺的光刻工艺图案化成预定的形状以形成再分布图案35。即，再分布图案35通过光刻工艺来形成，并且除了再分布图案35之外的其他部分都被刻蚀工艺移除。

如果再分布图案35是通过在包括有贯通通孔95和金属衬垫40的预定区域中沉积籽晶金属层34、然后对籽晶金属层34进行图案化而形成的，则通过用电镀工艺在贯通通孔95中填充金属材料来形成金属贯通电极30。接下来，实施背叠(back lap)工艺，以降低半导体芯片90的厚度，并且随后使用焊球或凸块20将半导体芯片90的金属贯通电极30彼此连接起来，以便半导体芯片90能够彼此电连接。通过使用焊球或凸块20，将彼此电连接的半导体芯片90连接到基底10的各电极。

然而，根据该常规方法，由于金属贯通电极30的位置是通过划线80来定义的，所以对于金属衬垫40或金属贯通电极30的位置设置就只有有限的方案可供选用。而且，当沿着划线80来切割半导体芯片90时，在再分布图案35或金属贯通电极30的位置处可能产生裂缝。这会导致如下的几个问题：可能降低产量，在为了形成贯通通孔95而进行钻孔期间可能破坏晶片或半导体芯片90，需要用于除去与形成贯通通孔95相关的杂质的工艺，杂质可能会引起电流漏泄，并且整个工艺会变得更复杂。本发明解决了现有技术中的上述和其他不足。

发明内容

本发明提供了一种堆叠封装，该堆叠封装不仅能够提高堆叠封装的电学性质，而且能够通过简单的工艺提高堆叠封装的可靠性和批量生产的产量，还提供了一种制造该堆叠封装的方法。

根据本发明的一个方面，提供了一种堆叠封装，该堆叠封装包括：每一个具有键合衬垫的多个半导体芯片；每一个具有用于插入半导体芯片的空腔和位于半导体芯片与空腔的侧壁之间的互连端子槽的多个插入器；一把键合衬垫连接到形成于互连端子槽内的互连端子的再分布图案，其中研磨插入器的背面从而使互连端子暴露出来。

附图说明

本发明的以上和其他特征以及优点将通过其中参照附图的的详细实施例的描述变得更明显，其中：

图1是显示传统堆叠封装的结构的截面图；

图2是显示切割成单个半导体芯片之前的晶片的平面视图；

图3是显示根据本发明一些实施例的堆叠封装的结构的截面图；

图4至6是说明根据本发明一些实施例的堆叠封装的制作方法的截面图；

图7是图3的堆叠封装的平面视图。

具体实施方式

现在将在下文中参考附图对本发明进行更充分的描述，在图中示出了本发明的优选的实施例。但是本发明可以以不同的形式来具体实现，并且不应仅限于在此阐明的各实施例。