[发明专利]包括沟道层的半导体器件的制造方法

说明书

技术领域

本发明涉及半导体器件，更具体的，涉及半导体器件中沟道层的形成方法。

背景技术

在半导体器件中，为了实现更高的集成度，可以减小形成在芯片上的图案的尺寸和/或相邻图案之间的距离。当减小图案的尺寸时，图案具有增加的电阻。因而，通过减小图案尺寸来提高集成度具有局限性。因此，为了实现更高的集成度研发了其中在衬底上堆叠单位元件(例如金属-氧化物-半导体(MOS)晶体管)的堆叠半导体器件，代替减小图案尺寸。

更具体地说，因为SRAM器件的单元包括六个晶体管，因此静态随机存储器(SRAM)器件可以具有相对大的单元尺寸。当单元尺寸增加时，制造在衬底上的芯片的数量可能降低，由此可能增加了SRAM器件的制造成本。因此，包含在单元中的晶体管可以垂直地堆叠以便SRAM器件中的单元可以具有小尺寸。

用作沟道的单晶硅层可以形成在用于形成堆叠存储器件的单晶硅衬底上。为了使单晶硅层用作晶体管中的沟道，该单晶硅层可以包括相对少的晶体缺陷。另外，单晶硅层可以具有相对平坦的上表面以使得单晶硅层上的图案不会倾斜。

Kobayashi的美国专利No.5,494,823公开了形成单晶硅层的方法。根据美国专利No.5,494,823，在单晶硅衬底上形成非晶硅层，并且在大约600℃至大约620℃的温度下热处理非晶硅层以转变为单晶硅层。当形成非晶硅层时，使用氮气。

然而，当通过热处理将非晶硅层转变为单晶硅层时，会在单晶硅层的上部上形成突起以致单晶硅层具有相对差的表面粗糙度特性。因而，一些最近的研究集中在研发具有基本平坦的上表面的单晶硅的形成方法。例如，日本专利公开No.1998-106951公开了通过氧化单晶硅层的顶表面以形成氧化层以及随后除去氧化层来形成具有高平整度的单晶硅层的方法。然而，通过日本专利公开No.1998-106951公开的方法不能完全地除去单晶硅层上部上的突起。

发明内容

本发明的一些实施例提供了相对于通过传统方法形成的硅沟道层具有较少的晶体缺陷和改善的粗糙特性的硅沟道层的形成方法。本发明的一些实施例还提供了包括上述硅沟道层的堆叠半导体器件的制造方法。

根据本发明的一些实施例，在包含沟道层的半导体器件的制造方法中，在单晶硅衬底上形成单晶硅层。单晶硅层包括从其表面延伸的突起。在单晶硅层上形成牺牲层。在第一抛光工艺中除去部分的牺牲层和单晶硅层的部分突起以定义牺牲层图案和突起的保留部分。除去牺牲层图案。在第二抛光工艺中平坦化第二单晶硅层的表面以除去突起的保留部分并定义出基本平坦的硅沟道层。

在一些实施例中，在形成单晶硅层之前，在单晶硅衬底上形成绝缘夹层，该绝缘夹层具有通过其延伸的开口。该开口可以暴露单晶硅衬底的表面。可以在单晶硅衬底的暴露表面上形成单晶硅图案以填充该开口。

在其他的实施例中，可以通过使用单晶硅衬底的暴露表面作为籽晶的选择性外延生长(SEG)工艺形成单晶硅图案。

在一些实施例中，形成单晶硅层可以包括在绝缘夹层和单晶硅图案上形成非晶硅层，并使用单晶硅图案作为籽晶结晶该非晶硅层以形成单晶硅层。

在其他的实施例中，可以将非晶硅层形成为约至约的厚度。

在一些实施例中，可以通过在非晶硅层上扫描激光束来使非晶硅层结晶。

在其他的实施例中，可以将牺牲层形成为约至约的厚度。

在一些实施例中，牺牲层可以由氧化硅和/或氮化硅形成。

在其他实施例中，可以使用对于单晶硅层具有比牺牲层更高抛光速率的浆料来执行第一抛光工艺。

在一些实施例中，可以使用包含重量百分比大约0.5％至大约20％的硅石研磨剂、重量百分比大约0.001％至大约1.0％的胺化合物、和/或重量百分比大约0.001％至大约1.0％的表面活性剂和水的浆料执行第一抛光工艺。当牺牲层包括氧化硅时，该浆料可以具有大约8至大约12的pH值。

在其他的实施例中，可以执行第一抛光工艺直到单晶硅层的突起的保留部分为突起的初始高度的大约5％至大约50％。

在一些实施例中，可以执行第二抛光工艺直到硅沟道层具有大约至大约的表面粗糙度RMS。

在其他的实施例中，可以通过湿法蚀刻工艺除去牺牲层图案。