[发明专利]以低介电常数为绝缘埋层的绝缘层上半导体结构及其方法

权利要求书

1.一种以低介电常数为绝缘埋层的绝缘层上半导体结构，其特征在于所述的绝缘层上半导体结构由三层组成：顶层是半导体薄膜，中间是相对介电常数小于4.2的低介电常数绝缘埋层，底层是硅衬底。

2.按权利要求1所述的以低介电常数为绝缘埋层的绝缘层上半导体结构，其特征在于顶层半导体薄膜为硅锗硅或锗。

3.按权利要求1所述的以低介电常数为绝缘埋层的绝缘层上半导体结构，其特征在于相对介电常数小于4.2的低介电常数绝缘埋层为SiOF.多孔SiOCH薄膜或多孔金刚石薄膜。

4.按权利要求1所述的以低介电常数为绝缘埋层的绝缘层上半导体结构，其特征在于顶层半导体薄膜的厚度为50-2000nm；低介电常数绝缘埋层的厚度为50-2000nm。

5.制作如权利要求1所述的以低介电常数为绝缘埋层的绝缘层上半导体结构的方法，其特征在于用下面两种方法中任一种方法制作：

方法一：

1)在硅片上制备介电常数小于4.2的低介电常数薄膜；

2)在半导体层与硅衬底界面处引入缺陷层；

3)将含低介电常数薄膜的圆片与含半导体层的圆片键合；

4)键合片在缺陷层处剥离；

方法二：

1)在硅片上制备介电常数小于4.2的低介电常数薄膜；

2)将含低介电常数薄膜的硅片与含半导体层的硅片键合；

3)键合片背面减薄至半导体层。

6.按权利要求5所述的以低介电常数为绝缘埋层的绝缘层上半导体结构的制作方法，其特征在于两种方法中所述的介电常数小于4.2的低介电常数薄膜是采用化学气相沉积法或溶胶凝胶法制作的。

7.按权利要求5所述的以低介电常数为绝缘埋层的绝缘层上半导体结构的制作方法，其特征在于第一种方法中的缺陷层是利用离子注入产生的气泡层或阳极阳化产生的多孔层。

8.按权利要求7所述的以低介电常数为绝缘埋层的绝缘层上半导体结构的制作方法，其特征在于离子注入产生气泡层时注入的离子为氢离子、氩离子或氙离子。

9.按权利要求8所述的以低介电常数为绝缘埋层的绝缘层上半导体结构的制作方法，其特征在于氢离子注入时剂量1×10¹⁶-7×10¹⁶/cm²，能量范围为50KeV-180KeV。

10.按权利要求7所述的以低介电常数为绝缘埋层的绝缘层上半导体结构的制作方法，其特征在于所述的阳极氧化产生的多孔层通过楔形插入法或水柱喷射机械方法，将多孔层剥离。

11.按权利要求5所述的以低介电常数为绝缘埋层的绝缘层上半导体结构的制作方法，其特征在于第二种方法中减薄采用机械研磨抛光或化学腐蚀方法。

12.按权利要求11所述的以低介电常数为绝缘埋层的绝缘层上半导体结构的制作方法，其特征在于所述的化学腐蚀方法是利用腐蚀液对腐蚀自停止层的腐蚀选择比；腐蚀停止层为重硼掺杂单晶硅层或多孔硅层，腐蚀液为乙二胺邻苯二酚、HF、HNO₃、CH₃COOH和KOH中的一种或它们的混合物。