[发明专利]一种可提高抛光性能的多晶硅抛光方法

说明书

技术领域

本发明涉及化学机械抛光工艺，尤其涉及一种可提高抛光性能的多晶硅抛光方法。

背景技术

在制作非易失性存储器(包括EPROM、EEPROM和Flash)时，除制作用于存储数据的存储阵列区外，还在邻近存储阵列区的区域上制作用于控制存储阵列的外围控制电路区，该存储阵列区和外围控制电路区通过浅槽隔离结构分隔开，且该外围控制电路区的面积远大于存储阵列区中的单个的存储单元的面积(外围控制电路区与单个的存储单元的面积比值通常为几十或几百)。在制作该存储阵列区和外围控制电路区时，先制作浅槽隔离结构；然后再制作用于充当存储阵列区的浮栅的多晶硅；之后对多晶硅进行化学机械抛光(CMP)粗抛工艺以形成浮栅，其中，粗抛工艺的抛光速度为40至80转/分钟，抛光压力为13至28千帕斯卡，研磨剂为低选择比研磨剂；最后再制作外围控制电路区和存储阵列区的其他构件(例如源漏等)。

但是完成上述CMP工艺后，外围控制电路区的多晶硅上出现了过抛光的凹陷缺陷(在一面积为几十平方微米的外围控制电路区上可具有上千个凹陷缺陷)，该凹陷缺陷会造成外围控制电路上的多晶硅凹凸不平，对后续工艺造成不利影响(影响刻蚀均匀性)；另外，该浅槽隔离结构或存储阵列区上还会残留有未抛光干净的多晶硅，该残留的多晶硅会影响非易失性存储器的性能和后续其他构件的制作。

因此，如何在增大工艺窗口并且改善抛光性能的前提下提供一种多晶硅抛光方法，已成为业界亟待解决的技术问题。

发明内容

本发明的目的在于提供一种可提高抛光性能的多晶硅抛光方法，通过所述抛光方法可增大工艺窗口，并大大提高多晶硅抛光和非易失性存储器的性能。

本发明的目的是这样实现的：一种可提高抛光性能的多晶硅抛光方法，该多晶硅淀积在用于制作非易失性存储器的硅衬底上，该硅衬底包含浅槽隔离结构以及通过该浅槽隔离结构分隔开的存储阵列区和外围控制电路区，该多晶硅分别用于充当存储阵列区的浮栅，该多晶抛光方法包括以下步骤：a、在该多晶硅上淀积辅助氧化层；b、进行化学机械抛光粗抛工艺；c、进行化学机械抛光细抛工艺。

在上述的可提高抛光性能的多晶硅抛光方法中，在步骤b中，化学机械抛光粗抛工艺的抛光速度为40至80转/分钟，抛光压力为13至28千帕斯卡，研磨剂为低选择比研磨剂。

在上述的可提高抛光性能的多晶硅抛光方法中，在步骤c中，化学机械抛光细抛工艺的抛光速度为20至50转/分钟，抛光压力为6至20千帕斯卡，研磨剂为高选择比研磨剂。

在上述的可提高抛光性能的多晶硅抛光方法中，在步骤a中，通过高密度等离子体化学气相淀积工艺淀积该辅助氧化层。

在上述的可提高抛光性能的多晶硅抛光方法中，该存储阵列区通过浅槽隔离结构分隔为多个存储单元。

在上述的可提高抛光性能的多晶硅抛光方法中，该外围控制电路区的面积为该存储单元的面积的几十或几百倍。

在上述的可提高抛光性能的多晶硅抛光方法中，该非易失性存储器为可擦除可编程只读存储器、电可擦除可编程只读存储器或闪存。

与现有技术中仅通过化学机械抛光粗抛工艺来抛光多晶硅以在存储阵列区形成浮栅，而易在外围控制电路区的多晶硅上产生凹陷缺陷，且易在存储阵列区和浅槽隔离结构上产生多晶硅残留相比，本发明先在多晶硅上淀积辅助氧化层，然后再分别使用低、高选择比研磨剂进行粗抛和细抛，如此将大大增加工艺窗口且可将存储阵列区和浅槽隔离结构上的多晶硅彻底去除，并避免了在外围控制电路区的多晶硅上产生凹陷缺陷，相应地可大大提高非易失性存储器的性能。

附图说明

本发明由以下的实施例及附图给出。

图1为本发明的流程图。

具体实施方式

以下将对可提高抛光性能的本发明作进一步的详细描述。

本发明中所述多晶硅淀积在用于制作非易失性存储器的硅衬底上，其中，所述非易失性存储器为可擦除可编程只读存储器、电可擦除可编程只读存储器或闪存。所述硅衬底上具有浅槽隔离结构以及通过所述浅槽隔离结构分隔开的存储阵列区和外围控制电路区，所述存储阵列区通过浅槽隔离结构分隔为多个存储单元，所述外围控制电路区的面积为所述存储单元的面积的几十或几百倍，所述多晶硅用于充当存储阵列区的浮栅。在本发明的第一至第三实施例中，所述非易失性存储器为闪存，所述有源控制电路区的面积为几十平方微米，所述存储单元的面积小于一平方微米。

参见图1，本发明的可提高抛光性能的多晶硅抛光方法先进行步骤S10，在所述多晶硅上淀积辅助氧化层。在本发明的第一至第三实施例中，通过高密度等离子体化学气相淀积工艺(HDP CVD)制作所述辅助氧化层。