[发明专利]四端晶体管衬底电阻网络模型

说明书

技术领域

本发明属于集成电路领域，尤其涉及一种四端晶体管衬底电阻网络模型。

背景技术

随着CMOS技术在射频(RF)领域的应用日益广泛，MOS器件的高频模型的精确性对RF产品设计变得越来越重要。由于MOS器件在高频时寄生效应较复杂且与版图相关性较大，目前的做法是以宏模型的方式为MOS器件建立高频模型。

BSIM3 SPICE模型作为CMOS模型的工业标准，单独而言其在模拟和RF性能上都有显著的不足，其模型结构中不包含栅电阻以及衬底电阻网络。因而使用该紧凑模型与栅电阻、结间电容以及衬底电阻网络组合而成的MOS晶体管射频电路仿真宏模型在模拟电路和RF电路设计领域有着广泛的应用价值。

在众多的RF CMOS模型中，衬底网络模型变化较多，早期提出了单个衬底电阻的结构，其最高可应用频率为10GHz。目前，“∏”型的三电阻网络配置方式目前应用较多，具体结构如图1所示，该模型主要包括MOSFET 1’以及由三个电阻R₁、R₂、R₃和两个结电容C_SB、C_DB构成的衬底网络2’，其适用频率可以超过10GHz，但对于更高频率的应用，其性能效果仍旧不够理想。

发明内容

本发明所解决的技术问题在于提供一种特性可随尺寸变化的四端晶体管衬底电阻网络，其具有清晰的物理意义及高度的准确性，适用于各种不同版图样式的MOS晶体管和JFET结型场效应晶体管。

为了解决上述技术问题，本发明提供一种四端晶体管衬底电阻网络模型，应用于MOS晶体管以及JFET结型场效应晶体管的等效电路宏模型中，该等效电路具有一外部衬底节点，还包括一具有栅极、源极、漏极和衬底电极的内部晶体管，所述衬底电阻网络模型由四个电阻组成，包括用于表征源极和衬底之间寄生电阻的R_jun.s，用于表征漏极和衬底之间的寄生电阻的R_jun.d，以及用于表征晶体管的体电阻和阱电阻的两个电阻R_bulk和R_well；所述的四个电阻相连于一点，R_jun.s的另一端通过等效二极管与内部晶体管的源极相连，R_jun.d的另一端通过等效二极管与内部晶体管的漏极相连，R_bulk的另一端与内部晶体管的衬底电极相连，R_well的另一端与等效电路的外部衬底节点相连。

根据四端晶体管所对应的版图中有源区、多晶硅栅区、保护环区域的尺寸，所述衬底电阻网络中R_well的阻值由如下公式确定：