[发明专利]锁相环装置中的滤波器及锁相环装置

说明书

技术领域

本发明涉及滤波电路，特别涉及一种锁相环(Phase-Locked Loop)装置中的滤波器及锁相环装置。 

背景技术

集成电路(IC，Integrated Circuit)设计中，电子器件的大小是非常重要的考虑因素。电子器件的微型化及集成化是电子器件发展的趋势，而且，随着系统芯片(SOC，System-On-Chip)技术的发展，电子器件应用的频率越来越高，要求的带宽也越来越宽，因此，对电子元器件的性能提出了更高的要求，如降低寄生电感、寄生电容、提高自谐振频率、各电子元器件之间的严格同步等。因此，应用于同步中的锁相环技术以及应用锁相环技术器件的微型化也受到越来越多的关注。 

锁相环技术应用极为广泛，例如，应用于空间的锁相环技术，可以实现对目标的跟踪、遥测和遥控；应用于数字通信领域的锁相环技术，可以为相干解调提取参考载波、建立位同步及进行频率合成等。 

锁相环技术是使压控振荡器(VCO，Voltage Controlled Oscillator)产生的输出信号与一个输入参考信号在相位和频率上实现同步的技术。在同步状态时，即通常所说的锁定时，VCO的输出信号和输入参考信号之间的相位差为0或某一个固定的常数。如果两者之间的相位发生变化，锁相环中存在一个反馈控制机制，通过反馈调节VCO的输出信号，使得输出信号和输入参考信号之间的相位差减小，并最终达到锁定状态，也就是将VCO的输出信号锁定到输入参考信号的相位上。 

图1为现有锁相环装置的结构示意图。参见图1，该装置包括鉴相器(PD， Phase Detector)、滤波器及VCO，其中， 

PD，用于比较输入参考信号U_in(t)和VCO输出的反馈信号U_feed(t)的相位，输出对应于两个信号相位差的输出信号U_d(t)； 

滤波器，用于对U_d(t)进行滤波，滤除U_d(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性，输出控制电压信号U_f(t)； 

VCO，用于根据环路滤波器输出的U_f(t)，使其输出信号U_out(t)的频率向U_in(t)的频率逼近，直至与U_in(t)的频率相等而进入锁定状态。 

上述中，U_out(t)与U_feed(t)为同一信号。 

实际应用中，锁相环还可以包括电荷泵(CP，Charge Pump)，用于接收U_d(t)，对滤波器进行充、放电控制(滤波控制)，环路滤波器根据CP输出的控制信号进行充放电并输出相应的U_f(t)，控制U_out(t)，输出U_out(t)和U_feed(t)，并将U_feed(t)输出至PD形成反馈，最终达到相位锁定。锁定状态时，U_in(t)和U_out(t)同频同相。 

U_feed(t)也可以经过分频器进行分频后输出至PD，可以调节U_out(t)的角频率。 

滤波器也可以是环路低通滤波器(LPF，Lowpass Filter)。 

图2为现有锁相环装置中滤波器的结构示意图。参见图2，包括期望值为C_z的第一电容、期望值为C_p的第二电容、及期望值为R的电阻。 

其中，本文所述的期望值是指：基于如图2所示的电路结构，产生该电路所在应用环境所需滤波效果的电容值或电阻值。 

第一电容与电阻串连后，与第二电容并联。 

电阻与第二电容相连的一端为环路电流的输入端、第一电容与第二电容相连的一端为环路电流的输出端，环路电流由CP提供，其电流取值为i_p。 

U_f(t)通过第一滤波电容两端输出。 

其中，第一电容的主要作用是，结合电阻形成一个低通滤波器，同时提 供一个使整个锁相环系统稳定性所需的频域零点；第二电容的主要作用是，过滤掉相对较高的频率的噪声成分；通常情况下，第一电容的期望值C_z为第二电容期望值C_p的几十倍。