[发明专利]集成电路生产过程中PPID的监控方法

说明书

技术领域

本发明涉及半导体领域的检测工艺，具体地说，涉及一种在集成电路生产过程中等离子制程导致损坏(Plasma Process Induced Damage，PPID)的监控方法。

背景技术

在集成电路的制造过程中，等离子蚀刻、离子注入以及显影制程中进行紫外线放射等皆有可能造成大量电子累积在半导体器件的栅极之中，进而累积电子产生的电流自栅极穿过栅极氧化层进入半导体衬底内，当这个电流达到一定程度就会完全击穿破坏栅极氧化层，从而影响半导体器件的电学性能，这种现象称为PPID，也称为天线效应。随着电子器件小型化发展，栅极氧化层变得更薄，面积变得更小，更容易产生PPID。因此，在集成电路的制造过程中，如何有效地对半导体器件的PPID进行监控是一项重要技术。有效的PPID的监控方法可以及时发现问题，及时调整栅极氧化层的制造工艺或者改变等离子制程的各种参数如压强、温度、时间等等，以提高量产的品质。

常规的PPID的监控方法是：使用栅极上串联多晶硅或金属天线的金属氧化物半导体场效应晶体管(MOSFET)器件来判断是否发生PPID。这种常规方法的缺点是与栅极串联的多晶硅或金属天线必须具有足够的长度才能产生足够的破坏而使得MOSFET器件的特性发生变化，一般需要几千微米(um)，也就是说采用常规的监控方法需要占用的面积较大导致监控不方便。

发明内容

有鉴于此，本发明解决的技术问题在于提供一种PPID的监控方法，其不仅灵敏有效且占用面积较小。

为解决上述技术问题，本发明提供了一种新的PPID的监控方法。所述监控方法通过测量P型MOSFET器件的栅氧化层的击穿电压或者漏电流来监控PPID的强弱；所述P型MOSFET器件包括N阱衬底、依次位于N阱衬底上面的栅氧化层与栅极、与栅极连接的G端电极以及连接到N阱衬底的非源漏极区的B端电极；测量P型MOSFET器件的栅氧化层的击穿电压或者漏电流时，测量仪器连接于所述G端电极和B端电极之间。

与现有技术相比，本发明提供的监控方法在金属天线为零的情况下仅利用G端电极所收集的电荷也可以观测到明显的PPID现象，也就是说本发明在节省占用面积的前提下，实现了对PPID现象的监控。

附图说明

图1为本发明监控方法使用的MOSFET器件的结构示意图。

具体实施方式

以下结合附图对本发明PPID的监控方法的较佳实施例进行描述，以期进一步理解本发明的目的、具体结构特征和优点。

本发明提供的PPID的监控方法采用了一种新的MOSFET器件结构，如图1所示。使用该结构进行监控PPID非常灵敏有效。请参阅图1，该MOSFET器件为P型MOSFET器件，其包括栅氧化层(未图示)、形成于栅氧化层上面的栅极4、与栅极4连接的G端电极6以及与衬底连接的B端电极3。其中栅氧化层形成于衬底的N阱区域(简称为“N阱衬底”)1；G端电极6通过金属天线5连接到栅极4上，与金属天线5共同收集等离子诱发的电荷；所述B端电极3通过N阱衬底引出端2与衬底相连，但不与衬底的源漏极区连接。本发明的监控方法就是通过测量上述P型MOSFET器件的栅氧化层的击穿电压或者漏电流来监控PPID的强弱。进行PPID监控时，将测试仪器接在G端电极6和B端电极3的两端。测量漏电流时，在所述两端加一固定的电压来测量所流过的漏电流，该漏电流越大，PPID现象越强。测量击穿电压时，在所述两端逐渐增加电压，同时测量两端的漏电流，当漏电流达到某一设定的阈值时其对应的电压即为击穿电压，该击穿电压越大，PPID现象越弱。

另外，使用上述MOSFET器件的时候，也可以不设置金属天线5，G端电极6直接与栅极4连接，也就是说只利用G端电极6所收集的电荷在一般情况下就能观测到明显的PPID现象。然而使用现有的MOSFET器件结构时，金属天线长度必须达到几千um的时候才能观测到明显的PPID现象。因此，本发明在节省占用面积的前提下，实现了对PPID的有效监控。

上述描述，仅是对本发明较佳实施例的具体描述，并非对本发明的任何限定，对于本领域的普通技术人员来说，可以根据上述揭示内容进行简单修改、添加、变换，且均属于权利要求书中保护的内容。